Pat
J-GLOBAL ID：200903051495226106

自己消弧形半導体素子の駆動回路

Inventor：
田久保 拡

About 田久保 拡


Applicant, Patent owner：
富士電機株式会社

About 富士電機株式会社


Agent (1)： 山口 巖
Gazette classification：公開公報
Application number (International application number)：1996185676
Publication number (International publication number)：1998032976
Application date： Jul. 16, 1996
Publication date： Feb. 03, 1998
Summary：
【要約】【課題】IGBT25のような電圧制御形自己消弧形半導体素子のスイッチングの時間遅れ増加を防ぎつつdi/dtやdV/dtを抑制する。【解決手段】オン・オフ信号101のオン(オフ)信号に基づき切替回路6はトランジスタ8(10)をオンし、IGBT25のゲートへ電源15(16)を低い値のゲート抵抗12(14)を介し印加する。そこでIGBTのゲート容量が急速に充電(放電)されつつVGEが上昇(下降)し、少ない遅れ時間で電流Icが立上がり(立下がり)を開始する。この時IGBT25の補助エミッタ端子Esと主エミッタ端子Emの間に接続されたインダクタンス36に電圧106が発生しワンショット回路32(33)を起動する。この時のワンショット出力102(103)により切替回路6はトランジスタ8(10)をオフ、7(9)をオンし、ゲート抵抗を値の大きい11(13)に切替え、Icの立上がり(立下がり)速度を緩和する。
Claim (excerpt)：
オン指令に基づいてゲートへオン用直流電源をオン用の第1のゲート抵抗を介して印加する手段、オフ指令に基づいてゲートへオフ用直流電源をオフ用の第1のゲート抵抗を介して印加する手段を備えた電圧制御形の自己消弧形半導体素子の駆動回路において、自己消弧形半導体素子が主電流を流す主エミッタ端子と主電流に比例した小さな電流を流す補助エミッタ端子とを持って、この主エミッタ端子と補助エミッタ端子との間にインダクタンスが接続され、オン指令の入力後、前記インダクタンスの電流の立上がり開始を検出して前記オン用の第1のゲート抵抗を少なくとも所定期間は、この抵抗より大きな値のオン用の第2のゲート抵抗に切換える手段と、オフ指令の入力後、前記インダクタンスの電流の立下がり開始を検出して前記オフ用の第1のゲート抵抗を少なくとも所定期間は、この抵抗より大きな値のオフ用の第2のゲート抵抗に切換える手段とを備えたことを特徴とする自己消弧形半導体素子の駆動回路。
IPC (3)：
H02M 1/08 ,  G05F 1/10 303 ,  H02J 1/00 308
FI (3)：
H02M 1/08 A ,  G05F 1/10 303 B ,  H02J 1/00 308 P
Patent cited by the Patent：
Cited by applicant (4)
Show all
Cited by examiner (1)

Return to Previous Page

TOP

BOTTOM