Pat

J-GLOBAL ID：200903051946328625

トレンチ底部注入領域を有する高密度トレンチDMOSトランジスタ

Inventor： シィエ、フゥ-イユァン ,  フロイド、ブライアン・エイチ ,  チャング、マイク ,  ニム、ダニー ,  エヌジー、ダニエル
Applicant, Patent owner： シリコニックス・インコーポレイテッド
Agent (1)： 大島 陽一
Gazette classification：公表公報
Application number (International application number)：1998506999
Publication number (International publication number)：2000515684
Application date： Jul. 18, 1997
Publication date： Nov. 21, 2000
Summary：

【要約】トレンチ形DMOSトランジスタは、ドープされたトレンチ(62)を設け、かつ周囲をなすドリフト領域(54)内に延在させることにより、トレンチ底部における(トレンチより深い領域に延在する深いボディ領域(57)により生ずる)寄生JFETの問題を改善する。このトレンチ底部注入領域(70)は同じドーピングタイプを有するが、周囲をなすドリフト領域(54)より高くドープされる。トレンチ底部注入領域(70)は、信頼性に関する問題を引き起こすことなく、トレンチ底部注入ドーズ量を最適化することにより、寄生JFET抵抗を著しく低減させる。

Claim (excerpt)：

トランジスタ構造体であって、 第1の導電型の基板と、 前記基板の上側をなし、前記第1の導電型からなり、前記基板の濃度より低い濃度にドープされるドリフト領域と、 前記第1の導電型と反対の第2の導電型からなり、前記ドリフト領域の上側をなし、前記トランジスタ構造体の主面を画定するボディ領域と、 前記主面から前記ボディ領域を通り、さらに前記ドリフト領域内に至るトレンチ内に延在し、前記ボディ領域より浅い深さを有する導電性ゲート電極と、 前記第1の導電型からなり、前記主面から前記ボディ領域内に延在するソース領域と、 前記第1の導電型からなり、前記ドリフト領域より高いドーピング濃度を有し、前記トレンチの底部から前記ドリフト領域内に延在するトレンチ底部領域とを有することを特徴とするトランジスタ構造体。

FI (2)：

H01L 29/78 653 A ,  H01L 29/78 652 K

Patent cited by the Patent：

Cited by examiner (3)

• 絶縁ゲート型半導体装置
  Gazette classification：公開公報   Application number：特願平4-194917   Applicant：株式会社東芝
• 特開平2-086171
  
• 特開平2-144971