Pat
J-GLOBAL ID:200903052204719093

スピントランスファを利用する熱安定性磁性素子およびその磁性素子を用いるMRAMデバイス

Inventor:
Applicant, Patent owner:
Agent (2): 恩田 博宣 ,  恩田 誠
Gazette classification:公表公報
Application number (International application number):2004539881
Publication number (International publication number):2006501650
Application date: Sep. 23, 2003
Publication date: Jan. 12, 2006
Summary:
熱的に安定した状態で、スピントランスファ効果を用いて書き込まれることができる磁性素子(120)、およびその磁性素子(120)を用いる磁気メモリを設けるための方法およびシステムを開示する。その磁性素子(120)は、第1(128)、第2(132)および第3(136)のピン止め層と、第1(130)および第2(134)の非磁性層と、自由層(140)と、非磁性スペーサ層(138)とを備える。第1(128)、第2(132)および第3(136)のピン止め層は強磁性であり、第1、第2および第3の方向にピン止めされた第1、第2および第3の磁化を有する。第1(130)および第2(134)の非磁性層はそれぞれ第1および第2の拡散障壁を含む。第1(130)および第2(134)の非磁性層はそれぞれ、第1のピン止め層(128)と第2のピン止め層(132)の間、および第2のピン止め層(132)と第3のピン止め層(136)との間に位置する。第1(128)および第2(132)のピン止め層、ならびに第2(132)および第3(136)のピン止め層は反強磁性結合される。非磁性スペーサ層(138)は導電性であり、自由層(140)と第3のピン止め層(136)との間に存在する。さらに、Coを含有する強磁性層にCrおよび/またはPtをドープすることによって、性能をさらに改善することができる。
Claim (excerpt):
磁性素子であって、 第1のピン止め層であって、強磁性であり、第1の方向にピン止めされた第1の磁化を有する、第1のピン止め層と、 第1の非磁性層であって、導電性であり、第1の拡散障壁を含む、第1の非磁性層と、 第2のピン止め層であって、強磁性であり、第2の方向にピン止めされた第2の磁化を有し、前記第1の非磁性層は前記第1のピン止め層と該第2のピン止め層との間にあり、該第2のピン止め層は前記第1のピン止め層と反強磁性結合される、第2のピン止め層と、 第2の非磁性層であって、導電性であり、第2の拡散障壁を含む、第2の非磁性層と、 第3のピン止め層であって、強磁性であり、第3の方向にピン止めされる第3の磁化を有し、前記第2の非磁性層は該第3のピン止め層と前記第2のピン止め層との間にあり、該第3のピン止め層は前記第2のピン止め層と反強磁性結合される、第3のピン止め層と、 自由層であって、強磁性であり、自由層磁化を有する、自由層と、 非磁性スペーサ層であって、導電性であり、前記自由層と前記第3のピン止め層との間にある、非磁性スペーサ層とを備える、磁性素子。
IPC (4):
H01L 43/08 ,  H01L 43/12 ,  H01L 27/105 ,  H01L 21/824
FI (3):
H01L43/08 Z ,  H01L43/12 ,  H01L27/10 447
F-Term (9):
5F083FZ10 ,  5F083GA13 ,  5F083JA02 ,  5F083JA37 ,  5F083JA60 ,  5F083LA04 ,  5F083LA05 ,  5F083LA12 ,  5F083LA16
Patent cited by the Patent:
Cited by examiner (3)

Return to Previous Page