Pat

J-GLOBAL ID：200903052279619590

集積回路を備え、紙で作製された基体

Inventor： クリュル,ヨハネス ,  デ・ヘッセ,ウィルヘルム・ベルナルデュス ,  マテルス,マルコ ,  ハルト,コルネリス・マリア ,  デ・レーウ,ダゴベルト・ミヘル
Applicant, Patent owner： フェーハーペー・フェイリュフヘイツパピールファブリーク・ウフヘレン・ベー・フェー ,  コニンクリュケ・フィリップス・エレクトロニクス・エヌ・フェー
Agent (1)： 社本 一夫 (外4名)
Gazette classification：公表公報
Application number (International application number)：2000545120
Publication number (International publication number)：2002512406
Application date： Apr. 15, 1999
Publication date： Apr. 23, 2002
Summary：

【要約】本発明は、少なくとも1つの集積回路3を備え、該集積回路3が半導体性の有機ポリマーから作製された紙製の基体1に関する。本性質の半導体性有機ポリマーを集積回路3に基礎材料として使用したとき、基体1に要求された厚みへ直接に作製でき、支持層及び/又は保護層の必要が除去され、並びにシリコン型の集積回路と比較して基体1のコストが低減することに結びつく。

Claim (excerpt)：

少なくとも一つの集積回路を備えた紙製の基体であって、上記集積回路(3;3′)が半導体性の有機ポリマーを含むことを特徴とする基体。

IPC (2)：

G06K 19/077 ,  B42D 15/10 521

FI (2)：

B42D 15/10 521 ,  G06K 19/00 K

F-Term (10)：

2C005MA18 ,  2C005MB01 ,  2C005MB08 ,  2C005NB03 ,  2C005NB04 ,  5B035AA04 ,  5B035AA08 ,  5B035BA05 ,  5B035BB09 ,  5B035CA03

Patent cited by the Patent：

Cited by examiner (6)

• 電子機器及びその製造方法
  Gazette classification：公開公報   Application number：特願平7-009539   Applicant：日本レック株式会社
• 半導体有機ポリマーの堆積方法
  Gazette classification：公開公報   Application number：特願平7-008019   Applicant：アロマスキャンパブリックリミテッドカンパニー
• 特開平1-152121
  
• 特開昭59-176301
  
• 特開平1-152121
  
• 特開昭59-176301
  

Article cited by the Patent：

Cited by examiner (1)

• Logic Gates Made from Polymer Transistors and their Use in Ring Oscillators