Pat
J-GLOBAL ID:200903052400180321

アクティブマトリックス型液晶表示装置

Inventor:
Applicant, Patent owner:
Agent (1): 鈴木 喜三郎 (外1名)
Gazette classification:公開公報
Application number (International application number):1993033654
Publication number (International publication number):1994250214
Application date: Feb. 23, 1993
Publication date: Sep. 09, 1994
Summary:
【要約】【目的】 歩留まりを低下させることなく、液晶ディスプレイの走査線抵抗を低抵抗化すると共に、薄膜トランジスタのオフリーク電流を低減させる。【構成】 下層にエッチングレートの大きな薄膜、上層にエッチングレートの小さな薄膜の2層構造を積層し、1回のフォトエッチングにより前記2層構造をパターニングしてゲート電極を形成する。上層膜に対して自己整合的にイオン注入してオフセットゲート構造薄膜トランジスタを形成する。【効果】 走査線のシート抵抗が現状の25Ω/□から3分の1の8Ω/□程度に低減する。さらにオフリーク電流が低減する。その結果、フリッカや表示ムラが少なく、さらに画素保持特性の優れた液晶ディスプレイが実現される。フォト工程は増加しない。
Claim (excerpt):
基板上に平行に配置された複数の走査線と、該走査線と直交して配置された複数の信号線を有し、該信号線と前記走査線の各交点部分に対応して、ソース領域が前記信号線に、ドレイン領域が画素電極に接続され、さらに前記走査線と一体となったゲート電極を具備した薄膜トランジスタが配置されたアクティブマトリックス型液晶表示装置に於いて、走査線およびゲート電極は、2層膜により構成され、しかも、該2層膜は、同一エッチング条件の下で、下層のエッチングレートのほうが、上層のエッチングレートよりも大きい薄膜を積層した2層構造である事を特徴とするアクティブマトリックス型液晶表示装置。
IPC (3):
G02F 1/136 500 ,  H01L 29/784 ,  H01L 21/336
FI (2):
H01L 29/78 311 G ,  H01L 29/78 311 P
Patent cited by the Patent:
Cited by examiner (9)
  • 特開昭47-016625
  • 液晶表示装置用アレイ基板
    Gazette classification:公開公報   Application number:特願平4-005989   Applicant:株式会社東芝
  • 特公昭55-029439
Show all

Return to Previous Page