Pat
J-GLOBAL ID:200903052476836749
半導体装置の実装方法及び実装構造体
Inventor:
Applicant, Patent owner:
Agent (1):
金田 暢之 (外2名)
Gazette classification:公開公報
Application number (International application number):2001192940
Publication number (International publication number):2002118209
Application date: Jun. 26, 2001
Publication date: Apr. 19, 2002
Summary:
【要約】【課題】 バンプが形成されたベアチップまたはチップサイズパッケージ等の半導体装置の配線基板への実装構造体において、封止樹脂の本硬化後にもリワーク可能でありかつ接続信頼性も良好な実装構造体及び実装方法を提供する。【解決手段】 半導体装置6の電極8と基板1の電極7がバンプ5を介して電気的に接続され、半導体装置6と基板1との間隙に所定条件下に機械的強度が低下してリワーク可能となる第1の樹脂3と、半導体装置6と基板1との熱膨張係数の違いによる応力を緩和可能であり、且つ前記所定条件下における機械的強度が前記第1の樹脂より優れる第2の樹脂4とが積層されて形成され、且つ、第1の樹脂3は、半導体装置6と基板1の少なくとも一方の表面に、前記間隙に対して総計で1/2未満の厚さに形成されていることを特徴とする。
Claim (excerpt):
半導体装置の電極と配線基板の電極がバンプを介して電気的に接続されて成り、前記半導体装置と前記配線基板との間隙に所定条件下に機械的強度が低下してリワーク可能となる第1の樹脂と、前記半導体装置と前記配線基板との熱膨張係数の違いによる応力を緩和可能であり、且つ前記所定条件下における機械的強度が前記第1の樹脂より優れる第2の樹脂とが積層されて形成されて成り、且つ、前記第1の樹脂は、前記半導体装置と前記配線基板の少なくとも一方の表面に、前記間隙に対して総計で1/2未満の厚さに形成されていることを特徴とする半導体装置実装構造体。
IPC (10):
H01L 23/29
, C09J 5/00
, C09J201/00
, H01L 21/56
, H01L 21/60
, H01L 21/60 311
, H01L 23/12
, H01L 23/31
, H05K 1/18
, H05K 3/34 507
FI (10):
C09J 5/00
, C09J201/00
, H01L 21/56 R
, H01L 21/60 311 Q
, H05K 1/18 L
, H05K 3/34 507 C
, H01L 23/30 D
, H01L 23/30 B
, H01L 21/92 604 H
, H01L 23/12 F
F-Term (47):
4J040DF001
, 4J040EC001
, 4J040ED001
, 4J040ED111
, 4J040FA121
, 4J040FA241
, 4J040FA261
, 4J040GA03
, 4J040GA05
, 4J040GA07
, 4J040GA13
, 4J040MB05
, 4J040NA20
, 4M109AA02
, 4M109BA03
, 4M109CA04
, 4M109CA10
, 4M109EA02
, 4M109EA12
, 4M109EB02
, 4M109EB12
, 4M109EC20
, 5E319AA03
, 5E319AB05
, 5E319BB04
, 5E319BB20
, 5E319CC33
, 5E319CD60
, 5E319GG03
, 5E319GG20
, 5E336AA04
, 5E336CC34
, 5E336CC36
, 5E336CC58
, 5E336EE03
, 5E336GG23
, 5F044LL01
, 5F044LL04
, 5F044QQ04
, 5F044RR18
, 5F044RR19
, 5F061AA02
, 5F061BA03
, 5F061CA04
, 5F061CA10
, 5F061CB13
, 5F061GA02
Patent cited by the Patent:
Cited by applicant (2)
Cited by examiner (2)
Return to Previous Page