Pat

J-GLOBAL ID：200903052701770744

半導体装置及びその製造方法

Inventor： 中尾 圭策 ,  松田 明浩 ,  井筒 康文 ,  伊東 豊二 ,  三河 巧 ,  那須 徹 ,  長野 能久 ,  田中 圭介 ,  久都内 知恵
Applicant, Patent owner： 松下電子工業株式会社
Agent (1)： 前田 弘 (外2名)
Gazette classification：公開公報
Application number (International application number)：1998198240
Publication number (International publication number)：1999097632
Application date： Jul. 14, 1998
Publication date： Apr. 09, 1999
Summary：

【要約】【課題】 容量素子の上に設けられた、チタン膜を有する金属配線に対する熱処理工程において、チタン膜のチタン原子が容量上部電極を構成する金属結晶の結晶粒界を通って容量絶縁膜中に拡散する事態を防止する。【解決手段】 半導体基板10の上に、下部電極11、容量絶縁膜12及び上部電極13から構成される容量素子が形成されている。層間絶縁膜14には下部電極用コンタクトホール15及び上部電極用コンタクトホール16が形成されている。上部電極用コンタクトホール16の底面及び壁面並びに層間絶縁膜14の上における上部電極用コンタクトホール16の周辺部には、窒化チタン膜からなる拡散防止用導電膜17が形成されている。下部電極用コンタクトホール15及び上部電極用コンタクトホール16の内部を含む層間絶縁膜14の上には、チタン膜18a、第1の窒化チタン膜18b、アルミニウム膜18c及び第2の窒化チタン膜18dからなる金属配線18が形成されている。

Claim (excerpt)：

基板と、前記基板上に設けられ、容量下部電極、絶縁性金属酸化物膜からなる容量絶縁膜及び容量上部電極から構成される容量素子と、前記容量素子の上に設けられ、前記容量上部電極に達する開口部を有する層間絶縁膜と、前記層間絶縁膜の上に、前記開口部を介して前記容量上部電極と電気的に接続されるように設けられ、チタン膜を有する金属配線と、前記容量上部電極と前記金属配線との間に設けられ、前記金属配線のチタン膜を構成するチタン原子が前記容量上部電極を通過して前記容量絶縁膜に拡散することを防止する導電性を有する拡散防止膜とを備えていることを特徴とする半導体装置。

IPC (3)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/28 301

FI (2)：

H01L 27/04 C ,  H01L 21/28 301 R

Patent cited by the Patent：

Cited by examiner (2)

• 半導体メモリ素子のキャパシタ構造及びその形成方法
  Gazette classification：公開公報   Application number：特願平7-276782   Applicant：ソニー株式会社
• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平6-146265   Applicant：松下電子工業株式会社