Pat
J-GLOBAL ID：200903052844415937

半導体装置の製造方法とそのような方法により得られる半導体装置

Inventor：
ロバート、ランダー

About ロバート、ランダー

, 
ディルク、エム.ノッター

About ディルク、エム.ノッター


Applicant, Patent owner：
コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ

About コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ

, 
インテルユニバルシテール、ミクロエレクトロニカ、セントラム、フェーゼットウェー

About インテルユニバルシテール、ミクロエレクトロニカ、セントラム、フェーゼットウェー


Agent (5)： 吉武 賢次 ,  橘谷 英俊 ,  佐藤 泰和 ,  吉元 弘 ,  川崎 康
Gazette classification：公表公報
Application number (International application number)：2006502525
Publication number (International publication number)：2006518547
Application date： Jan. 16, 2004
Publication date： Aug. 10, 2006
Summary：
この発明は、基板(1)と半導体本体(2)とを有する半導体装置(10)であって、第一のチャネル領域(3A)と第一の導体を含み且つ誘電体層(4)によりチャネル領域から分離された第一のゲート電極(3B)とを有する第一の(NMOS)FET(3)を備え、そして、第二のチャネル領域(5A)と第一の導体とは異なる第二の導体を含み且つ誘電体層(4)によりチャネル領域(5A)から分離された第二のゲート電極(5B)とを有する第二の(PMOS)FET(5)を備え、第一及び第二のゲート電極(3B、5B)を形成するために、誘電体層(4)が備えられた半導体本体(2)上に第一の導体層(33)が堆積され、導体層(33)は、その後、第一のチャネル領域(3A)外部で除去され、その後、第二の導体層(55)が半導体本体(2)上に堆積され、そして、第一の導体層(33)が堆積される前に、誘電体層(4)上に中間層(6)が堆積される半導体装置の製造方法に関する。この発明によれば、中間層(6)のための材料として誘電体層(4)に対し選択的にエッチング可能な材料が選ばれ、そして、第一の導体層(33)が堆積される前に、第一のチャネル領域(3A)の位置で中間層(6)が除去され、そして、第一の導体層(33)が堆積され、第一のチャネル領域(3A)外部で除去された後に、そして、第二の導体層(55)が堆積される前に、第二のチャネル領域(5A)の位置で中間層(6)が除去される。従って、FETが、簡単な方法で、且つ、それらのゲート誘電体にダメージを与えずに得られる。好ましくは、中間層(6)に対して選択的にエッチング可能なさらなる中間層(8)が中間層(6)上に堆積される。
Claim (excerpt)：
基板と半導体本体とを有する半導体装置であって、第一のソースと第一のドレインと第一導電型の第一のチャネル領域とそして第一の導体を含み且つ誘電体層により前記チャネル領域から分離された第一のゲート電極とを有する第一の電界効果型トランジスタを備え、そして、第二のソースと第二のドレインと前記第一導電型とは反対の第二導電型の第二のチャネル領域とそして前記第一の導体とは異なる第二の導体を含み且つ誘電体層により前記チャネル領域から分離された第二のゲート電極とを有する第二の電界効果型トランジスタを備え、前記第一及び第二のゲート電極を形成するために、前記誘電体層が備えられた前記半導体本体に第一の導体層が適用され、該導体層は、その後、前記第一のチャネル領域外部で元の状態に除去され、その後、第二の導体層が前記半導体本体に適用され、そして、前記第一の導体層が適用される前に、前記誘電体層上に中間層が設けられる半導体装置の製造方法であって、 前記中間層のための材料として前記誘電体層に対し選択的にエッチング可能な材料が選ばれ、そして、前記第一の導体層が設けられる前に、前記第一のチャネル領域の位置で前記中間層が除去され、そして、前記第一の導体層が設けられ、前記第一のチャネル領域外部で元の状態に除去された後に、そして、前記第二の導体層が設けられる前に、前記第二のチャネル領域の位置で前記中間層が除去されることを特徴とする方法。
IPC (5)：
H01L 27/092 ,  H01L 21/823 ,  H01L 29/78 ,  H01L 29/786 ,  H01L 21/336
FI (4)：
H01L27/08 321D ,  H01L29/78 301G ,  H01L29/78 613A ,  H01L29/78 627C
F-Term (59)：
5F048AC03 ,  5F048BA01 ,  5F048BB05 ,  5F048BB08 ,  5F048BB09 ,  5F048BB10 ,  5F048BB12 ,  5F048BB13 ,  5F048BG13 ,  5F110AA16 ,  5F110BB04 ,  5F110CC02 ,  5F110DD01 ,  5F110DD02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE03 ,  5F110EE04 ,  5F110EE05 ,  5F110EE09 ,  5F110EE14 ,  5F110EE44 ,  5F110EE45 ,  5F110FF02 ,  5F110GG02 ,  5F110GG12 ,  5F110GG42 ,  5F110GG43 ,  5F110GG44 ,  5F110NN62 ,  5F140AA40 ,  5F140AB03 ,  5F140AB06 ,  5F140AB07 ,  5F140AB09 ,  5F140AB10 ,  5F140AC36 ,  5F140BA01 ,  5F140BE13 ,  5F140BE14 ,  5F140BF05 ,  5F140BF08 ,  5F140BF11 ,  5F140BF14 ,  5F140BF18 ,  5F140BF21 ,  5F140BF24 ,  5F140BG08 ,  5F140BG12 ,  5F140BG14 ,  5F140BG18 ,  5F140BG28 ,  5F140BG30 ,  5F140BG37 ,  5F140BG38 ,  5F140BG39 ,  5F140BK13 ,  5F140CB04 ,  5F140CB08
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM