電気経路、フラッシュEPROMメモリセルのアレイ、メモリセルのアレイおよび電気経路を製造する方法

Inventor： ,
Applicant, Patent owner：
Agent (1)：深見久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1995163415
Publication number (International publication number)：1996051193
Application date： Jun. 29, 1995
Publication date： Feb. 20, 1996
Summary：

【要約】【目的】高度にドープされかつ高いエネルギで、薄くドープされた分離ウェル中に注入される埋込層を提供する。【構成】埋込層(500)はそれが設けられるウェルと同じ導電ドーパントでドープされる。埋込層(500)はフラッシュEPROMセルのチャネルの大きさを低減し、より高いアレイ密度を提供することを可能にする。フラッシュEPROMセルのチャネルは、埋込層が(500)フラッシュEPROMセルのチャネル間に低抵抗経路を設けるのでゲートとセルの基板との間に電圧電位差を与えることによって消去が行なわれることを可能にするまでフラッシュEPROMのチャネルは低減される。

Claim (excerpt)：

メモリセルのアレイのチャネルに設けられる電気経路であって、メモリセルのアレイは第1の導電型を有する薄くドープされた基板のウェル中に設けられ、前記電気経路は、ウェル内に設けられ、第1の導電型を有しかつ高度にドープされた埋込層を含む、電気経路。

IPC (4)：

H01L 27/115 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (2)：

H01L 27/10 434 , H01L 29/78 371

Patent cited by the Patent：

Cited by examiner (7)

特開平3-105971
不揮発性半導体記憶装置
Gazette classification：公開公報 Application number：特願平4-267412 Applicant：富士通株式会社
特開平2-241058

Show all

Return to Previous Page