Pat
J-GLOBAL ID：200903052965777186

GaN-AlNをベース材料とする高電圧半導体装置の製造方法及び製造された半導体装置

Inventor：
タスカー ニキル エル

About タスカー ニキル エル

, 
メンズ ピオトル エム

About メンズ ピオトル エム

, 
カーン ババー アー

About カーン ババー アー


Applicant, Patent owner：
フィリップス エレクトロニクス ネムローゼ フェンノートシャップ

About フィリップス エレクトロニクス ネムローゼ フェンノートシャップ


Agent (1)： 杉村 暁秀 (外6名)
Gazette classification：公表公報
Application number (International application number)：1997524138
Publication number (International publication number)：1999501463
Application date： Dec. 06, 1996
Publication date： Feb. 02, 1999
Summary：
【要約】本発明は、基板(1)上に一導電形GaN層(2)を形成し、この一導電形GaN層(2)上に半絶縁性のAlN層(3)を形成すると共に、前記一導電形GaN層(2)上にAlN層(3)の部分的に下側に反対導電形のGaN層(4,5)を形成する半導体装置を製造する技術に関するものである。この技術により、シリコン形の半導体よりも一層良好で同一の性能を有する高効率高パワー高電圧半導体装置が形成される。
Claim (excerpt)：
I.高電圧半導体デバイスを製造するに当たり、 基板(1)上に一導電型のGaN層(2)を形成する工程と、 前記GaN層(2)上にAlNの半絶縁層(3)を形成する工程と、 前記AlN層の一部分及び部分(11)をマスキングする工程と、 前記AlN層(3)及びAlN層(3)のマスクされた部分の下側のGaN層(2)の部分(11)をエッチングする工程と、 前記一導電型のGaN層(2)上及びAlN層のマスクされた部分の下側の区域に反対導電型GaN層(4,5)を形成してpn接合を形成する工程とを具える高電圧半導体デバイスの製造方法。2.請求項1に記載の方法において、前記一導電型のGaN層(2)をp形とし、反対導電型のGaN層(4,5)をn形とした方法。3.請求項1又は2に記載の方法において、前記反対導電型のGaN層(4,5)をn+形とした方法。4.請求項1、2又は3に記載の方法において、前記反対導電型のGaN層(4,5)の少なくとも一部分をn形とした方法。5.さらに、前記各AlN層(3)及び前記反対導電型のGaN層(4,5)のAlN層(3)とは反対側の部分に電気的コンタクト27、28、29を形成する工程を具える方法。6.高電圧半導体デバイスを製造するに当たり、 基板(41)上に一導電型のGaN層(42)を形成する工程と、 前記一導電型のGaN層(42)上に反対導電型のGaN層(43)を形成する工程と、 前記反対導電型のGaN層(43)を前記一導電型のGaN層(42)までエッチングしてキャビティ(44)を形成する工程と、 前記反対導電型のGaN層(43)上に前記キャビティ(44)内まで半絶縁性のAlN層(45)を形成する工程とを具える高電圧半導体デバイスの製造方法。7.さらに、前記各AlN層(45)及び前記反対導電型のGaN層(43)の前記キャビティ(44)とは反対側の部分に電気的コンタクトを形成する工程を具える方法。8.基板(1)と、この基板(1)上の一導電型のGaN層(2)と、前記一導電型のGaN層上(2)上の半絶縁性のAlN部分(3)と、前記一導電型のGaN層(2)上の前記半絶縁性のAlN層(3)の互いに対向する側及びAlN層(3)の下側に部分的に形成した反対導電型のGaN層(4,5)とを具える半導体デバイス。9.請求項1から8までのいずれか1項に記載の半導体デバイスにおいて、前記基板(1)をAl2O3とした半導体デバイス。
IPC (2)：
H01L 29/78 ,  H01L 29/20
FI (2)：
H01L 29/78 301 B ,  H01L 29/20
Patent cited by the Patent：
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM