Pat

J-GLOBAL ID：200903053898636811

半導体装置およびその製造方法、素子分離構造の形成方法

Inventor： 畠中 正信
Applicant, Patent owner： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
Agent (1)： 伊東 忠彦
Gazette classification：公開公報
Application number (International application number)：1998371049
Publication number (International publication number)：2000195941
Application date： Dec. 25, 1998
Publication date： Jul. 14, 2000
Summary：

【要約】【課題】 STI構造を有する半導体装置において、STI構造の縁部に生じる凹部に起因するトランジスタのしきい値電圧の変動を除去し、またかかる凹部に生じる導体パターンのエッチング残さの問題を解決する。【解決手段】 基板表面上に形成された酸化膜を、素子分離溝の縁部において、前記素子分離溝の側壁面から後退させ、空間を形成し、前記空間を埋めるようにSi膜を形成し、前記Si膜を残して、前記基板表面から前記酸化膜を除去し、前記溝を酸化膜で埋め、前記Si膜を酸化して、前記酸化膜の一部となる酸化膜を形成する。

Claim (excerpt)：

基板と、前記基板上に形成され、素子領域を画成する素子分離構造とを含む半導体装置において、前記素子分離構造は、前記基板中に形成された溝と、前記溝を充填する絶縁膜とよりなり、前記絶縁膜は、前記基板表面上に前記溝の外縁から外方に延出する延出部と、前記延出部から上方に、前記溝の外縁に対応して突出する突出部とを有することを特徴とする半導体装置。

F-Term (14)：

5F032AA34 ,  5F032AA35 ,  5F032AA44 ,  5F032AA45 ,  5F032AA48 ,  5F032CA17 ,  5F032DA02 ,  5F032DA04 ,  5F032DA23 ,  5F032DA24 ,  5F032DA27 ,  5F032DA33 ,  5F032DA53 ,  5F032DA78

Patent cited by the Patent：

Cited by examiner (4)

• 特開昭60-219759
  
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平8-123133   Applicant：株式会社東芝
• 特開昭63-266878
  
• 特開昭62-279655