Pat
J-GLOBAL ID:200903054572193886

半導体装置およびその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 小鍜治 明 (外2名)
Gazette classification:公開公報
Application number (International application number):1993194618
Publication number (International publication number):1995050391
Application date: Aug. 05, 1993
Publication date: Feb. 21, 1995
Summary:
【要約】【目的】 強誘電体膜および高誘電体膜を容量絶縁膜とする容量素子のリーク電流の増加を防止し、絶縁耐圧の低下を防止する。【構成】 シリコン基板1の層間絶縁膜2の上に下電極7と強誘電体膜または高誘電率を有する誘電体膜などの容量絶縁膜8と上電極9とからなる容量素子10が形成されており、容量素子10を覆って第1の保護膜11が形成されており、半導体集積回路または容量素子10に接続される金属配線13a,13bが形成されており、かつ容量素子10を覆ってりんを添加した酸化珪素膜15とりんを添加しない酸化珪素膜16とが積層して形成されている。
Claim (excerpt):
半導体集積回路が形成された支持基板の絶縁膜の上に下電極と強誘電体膜または高誘電率を有する誘電体膜などの容量絶縁膜と上電極とからなる容量素子が形成されており、前記容量素子を覆って第1の保護膜が形成されており、前記第1の保護膜に設けたコンタクトホールを通して上電極または下電極に接続される金属配線が形成されており、前記容量素子を覆ってりんを添加した酸化珪素膜とりんを添加しない酸化珪素膜とが積層して形成されている半導体装置。
IPC (8):
H01L 27/04 ,  H01L 21/822 ,  H01L 21/8242 ,  H01L 27/108 ,  H01L 27/10 451 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (3):
H01L 27/04 C ,  H01L 27/10 325 J ,  H01L 29/78 371
Patent cited by the Patent:
Cited by examiner (5)
Show all

Return to Previous Page