Pat
J-GLOBAL ID:200903054613465357

半導体装置およびその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 若林 忠 (外4名)
Gazette classification:公開公報
Application number (International application number):1998047804
Publication number (International publication number):1999251431
Application date: Feb. 27, 1998
Publication date: Sep. 17, 1999
Summary:
【要約】【課題】埋め込み導電層を有する半導体装置において、化学機械研磨(CMP)によるディッシングの発生を防止する。【解決手段】バリアメタル層のCMP研磨速度を向上させる。たとえば40Å/min以上とする。このようなバリアメタル層を、低パワー、高圧力、高温の条件としてスパッタリングにより形成する。
Claim (excerpt):
半導体基板と、該半導体基板上に形成され複数の開口部が設けられた絶縁層と、該開口部の内壁に形成されたバリアメタル層と、該バリアメタル層上に該開口部を埋め込むように形成された複数の導電層とを有し、前記複数の導電層のうち最も配線長が長い導電層の中央部の凹み量をx、層厚をyとしたときにx/yの値が0.1以下であることを特徴とする半導体装置。
IPC (4):
H01L 21/768 ,  H01L 21/28 301 ,  H01L 21/304 622 ,  H01L 21/304
FI (4):
H01L 21/90 C ,  H01L 21/28 301 R ,  H01L 21/304 622 R ,  H01L 21/304 622 X
Patent cited by the Patent:
Cited by applicant (4)
Show all
Cited by examiner (4)
Show all

Return to Previous Page