Pat
J-GLOBAL ID:200903035161293575

半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 大岩 増雄
Gazette classification:公開公報
Application number (International application number):1995268160
Publication number (International publication number):1997115866
Application date: Oct. 17, 1995
Publication date: May. 02, 1997
Summary:
【要約】【課題】 欠陥の少ない電極配線を歩留まり良く形成することができる半導体装置の製造方法を得る。【解決手段】 半導体基板1上に形成された半導体素子2上に絶縁層3を形成し、この絶縁層3に必要に応じて接続孔40を有する溝4を形成し、溝4の低面及び絶縁層3の表面の上にバリア層5を形成し、溝4及び絶縁層3の上に導電体6を形成し、高温高圧の印加により溝4内へ導電体6を埋め込む。その後、溝4内にのみ導電体6を残すように、CMP法による研磨を行い、導電体6を含む配線8を形成する。
Claim (excerpt):
半導体基板叉は半導体基板上に形成された半導体素子上に絶縁層を形成する工程と、上記絶縁層に必要に応じて底部に接続孔を有する溝を形成する工程と、上記溝上に導電体を形成する工程と、上記導電体に高温及び高圧を加えることにより、上記溝に上記導電体を埋め込む工程と、上記導電体の一部をCMP法で削除することにより、上記導電体を有する電極配線を形成する工程とを含む半導体装置の製造方法。
IPC (4):
H01L 21/304 321 ,  H01L 21/28 ,  H01L 21/3205 ,  H01L 21/768
FI (4):
H01L 21/304 321 S ,  H01L 21/28 L ,  H01L 21/88 Q ,  H01L 21/90 B
Patent cited by the Patent:
Cited by examiner (6)
Show all

Return to Previous Page