Pat
J-GLOBAL ID：200903054705840863

出力半導体回路

Inventor：
ダニエル レツニック

About ダニエル レツニック


Applicant, Patent owner：
インフィネオン テクノロジース アクチエンゲゼルシャフト

About インフィネオン テクノロジース アクチエンゲゼルシャフト


Agent (1)： 矢野 敏雄 (外4名)
Gazette classification：公表公報
Application number (International application number)：2000587385
Publication number (International publication number)：2002532885
Application date： Dec. 01, 1999
Publication date： Oct. 02, 2002
Summary：
【要約】導電型が交互に異なる互いに重なり合う領域(1、3、4、5)からなるIGBTは、パンチスルーに対して寸法決定されており、2つの緩衝層(2、6)を備えている。それによって、構造素子は、対称的に遮断されるようになり、例えば周波数変換器のための半導体回路に適している。
Claim (excerpt)：
2つの主面の間で導電型が交互に異なる重なり合う4つのドープ領域(1、3、4、5)が形成されており、これらの領域の中で第1のベース領域(1)としての領域が半導体の低い基本ドーピング量を有し、この第1のベース領域とは反対の導電型を示す他の領域が、第2のベース領域(4)として主面の一方に到達するまで形成されており、第2のベース領域内に形成されたチャンネルを制御することができるように、この主面に接して存在するゲート電極(G)が備えられており、残りの2つの領域(3、5)には第2のベース領域とも接触しかつゲート電極と同じ主面上に取り付けられているソースコンタクト(S)が備えられているかまたはドレインコンタクト(D)が備えられており、この場合第1のベース領域(1)とドレインコンタクト(D)を備えた領域との間には、第1のベース領域と同じ導電型にドープされている他の領域が緩衝層(2)として存在しており、構造素子がソースコンタクトからドレインコンタクトへの方向で遮断される運転状態において、少なくとも電圧が印加された所定の領域内で、第1のベース領域内に存在する空間電荷層が少なくとも緩衝層(2)に到達するまで形成される程度に、第1のベース領域(1)が寸法決定されており、緩衝層(2)のドーピングの高さが選択されている、半導体を備えた構造素子において、第1のベース領域(1)と第2のベース領域(4)との間に第1のベース領域と同じ導電型にドープされている他の緩衝層(6)が存在し、他の緩衝層(6)のドーピング量の高さは、構造素子がドレインコンタクトからソースコンタクトへの方向で反対に印加された電圧の所定の領域内で遮断される程度に選択されていることを特徴とする、半導体を備えた構造素子。
IPC (4)：
H01L 29/78 655 ,  H01L 29/78 652 ,  H01L 29/74 ,  H01L 29/744
FI (4)：
H01L 29/78 655 B ,  H01L 29/78 652 H ,  H01L 29/74 C ,  H01L 29/74 F
F-Term (4)：
5F005AC01 ,  5F005AF02 ,  5F005AH01 ,  5F005CA01
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM