Pat

J-GLOBAL ID：200903054744456337

半導体装置の製造方法

Inventor： 都築 康明 ,  飯田 眞喜男 ,  西澤 俊明 ,  中山 喜明
Applicant, Patent owner： 株式会社デンソー
Agent (1)： 伊藤 洋二 (外1名)
Gazette classification：公開公報
Application number (International application number)：1997234669
Publication number (International publication number)：1999074491
Application date： Aug. 29, 1997
Publication date： Mar. 16, 1999
Summary：

【要約】【課題】 リン酸ウェットエッチング後のホト工程において、レジストと酸化膜の密着性を向上させ、レジスト浮きを抑える。【解決手段】 シリコン基板1、酸化膜2、シリコン基板3からなるSOI基板の表裏にSiO2 膜5、6、Si3 N4 膜7、8を形成し、さらにウェハ表面にSiO2 膜9を堆積する。そして、裏面のSi3 N4 膜8をリン酸ウェットエッチングにより除去し、この後、O2 プラズマアッシングを行う。このO2 プラズマアッシングにより、SiO2 膜9の表面が活性な状態になる。そして、表面のSiO2 膜9にホト工程を行いレジスト10をパターニング形成する。このとき、O2 プラズマアッシングの効果によって、SiO2 膜9とレジスト10の密着性が上がり、現像時にレジスト10の浮きは発生せず、所望のレジストパターンが得られる。

Claim (excerpt)：

ウェハの表面に酸化膜が形成された状態で、リン酸ウェットエッチングを行い、この後ホト工程によって前記酸化膜の表面にレジストをパターニング形成する工程を有する半導体装置の製造方法において、前記リン酸ウェットエッチングを行った後に、前記酸化膜の表面を活性な状態にし、この後前記ホト工程を行うことを特徴とする半導体装置の製造方法。

IPC (6)：

H01L 27/12 ,  G03F 7/38 501 ,  H01L 21/027 ,  H01L 21/3065 ,  H01L 21/306 ,  H01L 21/316

FI (6)：

H01L 27/12 B ,  G03F 7/38 501 ,  H01L 21/316 X ,  H01L 21/30 572 A ,  H01L 21/302 H ,  H01L 21/306 E

Patent cited by the Patent：

Cited by examiner (4)

• 接合式SOI半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平5-296894   Applicant：日本電装株式会社
• 特開昭58-108744
  
• 特開昭51-142980
  
• 特開昭59-041837