Pat
J-GLOBAL ID:200903054817231606

スイッチング電源装置

Inventor:
Applicant, Patent owner:
Agent (1): 小森 久夫
Gazette classification:公開公報
Application number (International application number):2000295203
Publication number (International publication number):2002112544
Application date: Sep. 27, 2000
Publication date: Apr. 12, 2002
Summary:
【要約】【課題】スイッチング損失が低減でき、高効率であるとともに、制御回路の部品点数を削減し、スイッチング素子の低コスト化、トランスの小型軽量化を図ることのできるスイッチング電源装置を提供する。【解決手段】トランスTの1次巻線T1とインダクタLとキャパシタCとの直列回路の一端が第1のスイッチ回路S1と第2のスイッチ回路S2の接続点に接続され、他端が入力電源Eに接続され、トランスTの2次巻線T2には整流素子Dsを含む整流平滑回路が接続されており、また、トランスTの第1の駆動巻線T3に電圧が発生してから第1のスイッチ回路S1がターンオンするまでの時間およびターンオフするまでの時間を制御する第1の制御回路11と、トランスTの第2の駆動巻線T4に電圧が発生してから、第2のスイッチ回路S2がターンオンするまでの時間およびターンオフするまでの時間を制御する第2の制御回路12が設けられており、自励発振動作させる。
Claim (excerpt):
第1のスイッチ回路と第2のスイッチ回路の直列回路が入力電源に接続され、漏れインダクタLを有するトランスTの1次巻線とキャパシタCとの直列回路の一端が第1と第2のスイッチ回路の接続点に接続され、他端が入力電源に接続され、トランスTの2次巻線に整流素子Dsを含む整流平滑回路が接続され、前記第1のスイッチ回路を、第1のスイッチング素子Q1、第1のダイオードD1、および第1のキャパシタC1の並列接続回路で構成し、前記第2のスイッチ回路を、第2のスイッチング素子Q2、第2のダイオードD2、および第2のキャパシタC2の並列接続回路で構成し、前記第1のスイッチング素子のオン期間に前記トランスTの1次巻線及び前記キャパシタCにエネルギーを蓄え、前記第1のスイッチング素子のオフ期間に2次巻線から出力を得て、前記第1のスイッチング素子のオン時間を制御することにより出力電力を制御するスイッチング電源装置において、前記第1のスイッチング素子Q1をオンさせる1次巻線電圧に略比例した電圧を発生する第1の駆動巻線、および、前記第2のスイッチング素子Q2をオンさせる1次巻線電圧に略比例した電圧を発生する第2の駆動巻線、を前記トランスTに備え、さらに、前記第1および第2のスイッチング素子を両スイッチング素子が共にオフする期間を挟んで交互にオン/オフするスイッチング制御回路を備え、且つ、前記第2のスイッチング素子Q2および前記整流素子Dsが共にオフとなってから前記第1のスイッチング素子をターンオンして自励発振することを特徴とするスイッチング電源装置。
IPC (3):
H02M 3/28 ,  H02M 3/335 ,  H02M 3/338
FI (4):
H02M 3/28 Q ,  H02M 3/28 R ,  H02M 3/335 E ,  H02M 3/338 A
F-Term (12):
5H730AA14 ,  5H730AA15 ,  5H730BB43 ,  5H730BB52 ,  5H730BB75 ,  5H730BB76 ,  5H730DD04 ,  5H730DD41 ,  5H730EE02 ,  5H730EE07 ,  5H730FD01 ,  5H730FF19
Patent cited by the Patent:
Cited by examiner (3)

Return to Previous Page