Pat
J-GLOBAL ID:200903054858648260

平坦化パターンの生成方法、平坦化パターンの生成装置及び半導体集積回路装置

Inventor:
Applicant, Patent owner:
Agent (1): 前田 弘 (外2名)
Gazette classification:公開公報
Application number (International application number):1997048838
Publication number (International publication number):1997306996
Application date: Mar. 04, 1997
Publication date: Nov. 28, 1997
Summary:
【要約】【目的】 生成させた平坦化パターンが配線パターンのレイアウト設計のデザインルールを満たすと共に、平坦化パターンの図形数やデータ量を抑制する。【解決手段】 配線パターンを所定量だけ拡大して拡大配線パターンを生成した後、方形の集合よりなる第1のダミー元パターンから拡大配線パターンとの重なり部分を削除してダミーパターンを生成する。ダミーパターンを所定量Cだけ縮小して縮小ダミーパターン14を生成した後、縮小ダミーパターン14を所定量Cだけ拡大して平坦化パターン15を生成する。配線パターン11と平坦化パターン15とを合成して、(c)に示すような最終パターンを生成する。
Claim (excerpt):
配線層における配線パターンが形成される配線パターン形成領域から所定距離以上離れた領域に単純図形の集合よりなるダミーパターンを生成するダミーパターン生成工程と、前記ダミーパターンを縮小した後、残存する図形パターンを拡大して平坦化パターンを生成する平坦化パターン生成工程とを備えていることを特徴とする平坦化パターンの生成方法。
IPC (3):
H01L 21/82 ,  G06F 17/50 ,  H01L 21/3205
FI (4):
H01L 21/82 C ,  G06F 15/60 658 H ,  H01L 21/88 Z ,  H01L 21/88 K
Patent cited by the Patent:
Cited by examiner (1)

Return to Previous Page