Pat

J-GLOBAL ID：200903054870880489

デジタル集積回路

Inventor： 馬渡 正彦
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1998351437
Publication number (International publication number)：2000172573
Application date： Dec. 10, 1998
Publication date： Jun. 23, 2000
Summary：

【要約】【目的】この発明は、秘匿データに対しては外部からのアクセスを確実に阻止することができ、テスト時には信頼性の高い検査を容易に行ない得るようにしたデジタル集積回路を提供することを目的としている。【構成】外部からのアクセスによりデータの書き込み及び読み出しが行なわれる記憶手段17を備えたデジタル集積回路において、物理的に破壊切断可能な制御素子21dを備え、この制御素子21dを破壊切断することにより、記憶手段17への外部からのアクセスを制限する制御手段21を備えている。

Claim (excerpt)：

外部からのアクセスによりデータの書き込み及び読み出しが行なわれる記憶手段を備えたデジタル集積回路において、物理的に破壊切断可能な制御素子を備え、この制御素子を破壊切断することにより、前記記憶手段への外部からのアクセスを制限する制御手段を具備してなることを特徴とするデジタル集積回路。

IPC (2)：

G06F 12/16 330 ,  H04L 9/10

FI (2)：

G06F 12/16 330 A ,  H04L 9/00 621 A

F-Term (8)：

5B018GA03 ,  5B018HA01 ,  5B018JA26 ,  5B018MA23 ,  5B018NA10 ,  5J104AA47 ,  5J104NA42 ,  5J104NA43

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭56-014354
  
• メモリの自己検査回路及び方法
  Gazette classification：公開公報   Application number：特願平7-316990   Applicant：インターナショナル・ビジネス・マシーンズ・コーポレイション
• 特開平4-258898