Pat
J-GLOBAL ID：200903055052892117

電界効果型トランジスタ及びその製造方法

Inventor：
黄 俐昭

About 黄 俐昭


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 菅野 中
Gazette classification：公開公報
Application number (International application number)：2000185181
Publication number (International publication number)：2002009289
Application date： Jun. 20, 2000
Publication date： Jan. 11, 2002
Summary：
【要約】【課題】 凹凸のある半導体領域上に形成される電界効果型トランジスタの製造方法において、ゲート電極に絶縁膜の側壁を設けるとともに、凹凸のある半導体領域の側面は絶縁膜に覆われていない構造を形成することを可能とする。【解決手段】 ゲート電極またはゲート電極を形成するためのダミーゲート電極11をパターニング後、絶縁膜20を堆積し、エッチバックによりゲート電極またはダミーゲート電極の上部を露出させたのち、ここに第一の側壁22を設け、続いてエッチバックを行うことにより、ゲートサイドウォール20、21を設ける。
Claim (excerpt)：
突起形状をもつ半導体領域上に、絶縁膜を介してゲート電極が設けられ、前記ゲート電極の上部の両側に第一の側壁が設けられ、前記第一の側壁の下部に位置するゲート電極の側面に、絶縁膜よりなる側壁が設けられたことを特徴とする電界効果型トランジスタ。
IPC (2)：
H01L 29/786 ,  H01L 21/336
FI (4)：
H01L 29/78 617 K ,  H01L 29/78 616 T ,  H01L 29/78 616 A ,  H01L 29/78 618 C
F-Term (70)：
5F110AA01 ,  5F110AA02 ,  5F110AA06 ,  5F110AA15 ,  5F110AA30 ,  5F110BB04 ,  5F110CC02 ,  5F110DD01 ,  5F110DD03 ,  5F110DD04 ,  5F110DD05 ,  5F110DD12 ,  5F110DD13 ,  5F110DD14 ,  5F110EE01 ,  5F110EE04 ,  5F110EE05 ,  5F110EE08 ,  5F110EE09 ,  5F110EE22 ,  5F110EE24 ,  5F110EE32 ,  5F110FF02 ,  5F110FF03 ,  5F110FF09 ,  5F110FF12 ,  5F110FF13 ,  5F110FF23 ,  5F110FF29 ,  5F110FF35 ,  5F110FF36 ,  5F110FF40 ,  5F110GG02 ,  5F110GG12 ,  5F110GG22 ,  5F110GG24 ,  5F110GG26 ,  5F110GG28 ,  5F110GG30 ,  5F110GG32 ,  5F110GG34 ,  5F110GG35 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ13 ,  5F110HJ16 ,  5F110HJ18 ,  5F110HK05 ,  5F110HK08 ,  5F110HK09 ,  5F110HK13 ,  5F110HK14 ,  5F110HK16 ,  5F110HL03 ,  5F110HL23 ,  5F110HL24 ,  5F110HM02 ,  5F110HM04 ,  5F110HM15 ,  5F110NN02 ,  5F110NN23 ,  5F110NN24 ,  5F110NN25 ,  5F110PP03 ,  5F110PP08 ,  5F110QQ01 ,  5F110QQ08 ,  5F110QQ10 ,  5F110QQ17 ,  5F110QQ19
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM