Pat
J-GLOBAL ID:200903055054123889

MOS技術パワーデバイス

Inventor:
Applicant, Patent owner:
Agent (1): 杉村 暁秀 (外6名)
Gazette classification:公開公報
Application number (International application number):1996288758
Publication number (International publication number):1997252115
Application date: Oct. 30, 1996
Publication date: Sep. 22, 1997
Summary:
【要約】 (修正有)【課題】 フォトリングラフィの限界までスケールダウンしてもソース金属層からの本体領域への接触が良好となるようにし、高集積化を実現する。【解決手段】 各基本機能ユニットは半導体材料層内に形成された互いにdだけ離間している平行な細条である第2導電型の細長本体領域3を含む。各細長本体領域には第1導電型の不純物が付与されてない本体部分40と第1導電型のソース領域60とが交互に位置する。ゲートとなる導電層を封止する誘電体層9に細長本体領域3の中央部分に沿って開口部11を設け、ソース電極を構成する金属層をソース領域60と本体部分40の両方に接触させるようにする。
Claim (excerpt):
第1導電型の半導体材料層と、前記半導体材料層上に位置する第1絶縁材料層と、該第1絶縁材料層上に位置する導電材料層と、複数の基本機能ユニットであって、各ユニットが前記半導体材料層内に形成された第2導電型の細長本体領域と、該細長本体領域上の前記第1絶縁材料層及び前記導電材料層に形成された第1細長窓と、前記細長本体領域内に、前記細長本体領域の長さに沿って設けれた第1導電型のソース領域と、前記導電材料層上及び前記第1細長窓の垂直エッジに設けられた絶縁材料層であって、第2細長窓を有する第2絶縁材料層と、前記第2絶縁材料層上に設けられ、且つ前記第2細長窓を経て、前記本体領域の第1導電型のドーパントが付与されてない本体部分及び前記ソース領域に前記細長本体領域の長さに沿って接触する金属層と、を具えることを特徴とするMOS技術パワーデバイス。
Patent cited by the Patent:
Cited by examiner (10)
Show all

Return to Previous Page