半導体装置およびその製造方法

Inventor： , , ,
Applicant, Patent owner：
Agent (1)：吉田茂明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1997050312
Publication number (International publication number)：1998247725
Application date： Mar. 05, 1997
Publication date： Sep. 14, 1998
Summary：

【要約】【課題】しきい値と拡散層リークとのトレードオフ関係を解消するとともに、ゲート酸化膜の形成を複数回に分けて行う必要のない半導体装置および製造方法を提供する。【解決手段】 Nチャネル型MOSトランジスタT41〜T43のゲート電極4A〜4Cにおいては、不純物ドーズ量がそれぞれ異なっているので、不純物濃度もそれぞれ異なり、しきい値が高い事を期待される順に、ゲート電極中の不純物濃度は低く構成されている。

Claim (excerpt)：

同一の半導体基板上に複数の部分を備えた半導体装置であって、前記複数の部分は、第1〜第3の種類のトランジスタのうち少なくとも1つを有し、前記第1の種類のトランジスタは、前記半導体基板の表面内に形成された第1導電型の第1の半導体層と、前記第1の半導体層内に選択的に形成された第1導電型の第1のチャネルドープ層と、前記第1の半導体層の上部の、前記第1のチャネルドープ層に相対する位置に形成された第1の制御電極とを備え、前記第2の種類のトランジスタは、前記半導体基板の表面内に形成された第1導電型の第2の半導体層と、前記第2の半導体層内に選択的に形成された第1導電型の第2のチャネルドープ層と、前記第2の半導体層の上部の、前記第2のチャネルドープ層に相対する位置に形成された第2の制御電極とを備え、前記第3の種類のトランジスタは、前記半導体基板の表面内に形成された第1導電型の第3の半導体層と、前記第3の半導体層内に選択的に形成された第1導電型の第3のチャネルドープ層と、前記第3の半導体層の上部の、前記第3のチャネルドープ層に相対する位置に形成された第3の制御電極とを備え、前記第1〜第3の制御電極のうち少なくとも1つは、その内部に、深さ方向に濃度分布を有する第2導電型の不純物層を備えることを特徴とする半導体装置。

IPC (10)：

H01L 27/108 , H01L 21/8242 , H01L 21/8234 , H01L 27/088 , H01L 27/115 , H01L 27/10 461 , H01L 27/10 481 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (6)：

H01L 27/10 681 F , H01L 27/10 461 , H01L 27/10 481 , H01L 27/08 102 B , H01L 27/10 434 , H01L 29/78 371

Patent cited by the Patent：

Cited by examiner (5)

半導体装置の製造方法
Gazette classification：公開公報 Application number：特願平7-007705 Applicant：三洋電機株式会社
MOSトランジスタおよびその製造方法
Gazette classification：公開公報 Application number：特願平5-135511 Applicant：日本電気株式会社
特開平4-096275

Show all

Return to Previous Page