Pat
J-GLOBAL ID:200903055547675902

半導体装置およびその作製方法

Inventor:
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):1999321793
Publication number (International publication number):2000216397
Application date: Nov. 11, 1999
Publication date: Aug. 04, 2000
Summary:
【要約】【課題】 信頼性の高いTFT構造を用いた半導体装置を実現する。【解決手段】 nチャネル型TFTのゲート電極を、第1のゲート電極(113と114)と、第1のゲート電極を覆う第2のゲート電極115とで形成する。LDD領域103、104は第2のゲート電極115にゲート絶縁膜112を介して重なる部分と重ならない部分とを有している。その結果、TFTのオン動作時の劣化を防ぎ、且つ、オフ動作時のリーク電流を低減することが可能となる。
Claim (excerpt):
nチャネル型TFTとpチャネル型TFTとで形成されたCMOS回路を含む半導体装置において、前記nチャネル型TFTのゲート電極は、第1のゲート電極及び該第1のゲート電極を覆う半導体膜からなる第2のゲート電極で形成され、前記nチャネル型TFTの半導体層は、チャネル形成領域、該チャネル形成領域に接して形成された第1の不純物領域及び該第1の不純物領域に接して形成された第2の不純物領域を有し、前記第2のゲート電極はゲート絶縁膜を介して前記第1の不純物領域の一部と重なっていることを特徴とする半導体装置。
IPC (9):
H01L 29/786 ,  H01L 21/336 ,  G02F 1/1365 ,  G09F 9/00 342 ,  G09F 9/30 338 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 27/08 331 ,  H01L 29/43
FI (9):
H01L 29/78 616 A ,  G09F 9/00 342 ,  G09F 9/30 338 ,  H01L 27/08 331 E ,  G02F 1/136 500 ,  H01L 27/08 321 D ,  H01L 29/62 G ,  H01L 29/78 613 A ,  H01L 29/78 617 L
Patent cited by the Patent:
Cited by applicant (2) Cited by examiner (1)

Return to Previous Page