Pat
J-GLOBAL ID：200903056081525880

薄膜半導体装置の製造方法

Inventor：
伊藤 友幸

About 伊藤 友幸


Applicant, Patent owner：
セイコーエプソン株式会社

About セイコーエプソン株式会社


Agent (1)： 鈴木 喜三郎 (外2名)
Gazette classification：公開公報
Application number (International application number)：1998084658
Publication number (International publication number)：1999284193
Application date： Mar. 30, 1998
Publication date： Oct. 15, 1999
Summary：
【要約】【課題】 半導体薄膜およびゲート絶縁膜に対して適度な水素添加を行なって結晶欠陥を確実にしかも短時間で修復して界面状態を改善することのできる薄膜半導体装置の製造方法を提供する。【解決手段】 基板(ガラス基板1)上のゲート絶縁膜(3)上に、上記半導体薄膜および上記ゲート絶縁膜からの水素,塩素あるいはフッ素の抜けを防止可能な金属薄膜(4)を形成する工程と、上記半導体薄膜および上記ゲート絶縁膜中に注入された水素,塩素あるいはフッ素を活性化させるための熱処理を施す工程とを少なくとも有するようにした。
Claim (excerpt)：
基板上に薄膜トランジスタが形成されてなる薄膜半導体装置の製造方法であって、基板上に半導体薄膜を形成する工程と、該半導体薄膜上に上記薄膜トランジスタのゲート絶縁膜を形成する工程と、上記半導体薄膜および上記ゲート絶縁膜に対して水素,塩素あるいはフッ素のイオンをイオン注入する工程と、上記ゲート絶縁膜上に、前記イオンの抜けを防止する金属薄膜を形成する工程と、上記半導体薄膜および上記ゲート絶縁膜と前記半導体膜との界面に注入された水素,塩素あるいはフッ素を活性化させるための熱処理を施す工程と、上記金属薄膜をエッチングしてゲート電極を形成する工程と、を少なくとも有することを特徴とする薄膜半導体装置の製造方法。
IPC (2)：
H01L 29/786 ,  H01L 21/336
FI (3)：
H01L 29/78 627 E ,  H01L 29/78 612 A ,  H01L 29/78 627 F
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM