半導体集積回路装置の製造方法

Inventor：
Applicant, Patent owner： ,
Agent (1)：小川勝男
Gazette classification：公開公報
Application number (International application number)：1992187857
Publication number (International publication number)：1994037325
Application date： Jul. 15, 1992
Publication date： Feb. 10, 1994
Summary：

【要約】【目的】不揮発性記憶素子を有する半導体集積回路装置の動作速度の高速化を高める。また、前記半導体集積回路装置の集積度を高める。【構成】前記半導体集積回路装置の製造方法において、基板1の非活性領域の表面上にフィールド絶縁膜4を形成する工程と、基板1の活性領域の表面上に、フィールド絶縁膜4の表面の位置と同等若しくはそれに比べて表面の位置が低い第1ゲート材6Aを形成する工程と、第1ゲート材6A上に第2ゲート材9Aを形成する工程と、第2ゲート材9Aに活性領域においてゲート長を規定し、非活性領域においてワード線幅を規定するパターンニング、第1ゲート材6に活性領域においてゲート長を規定するパターンニングの夫々を順次行い、第2ゲート材9Aで制御ゲート電極9及びワード線9(WL)を形成すると共に、第1ゲート材6Aで電荷蓄積ゲート電極6を形成する工程とを備える。

Claim (excerpt)：

半導体基板の非活性領域の表面上にフィールド絶縁膜が形成され、このフィールド絶縁膜で周囲を規定された前記半導体基板の活性領域の表面上に電荷蓄積ゲート電極及びこの上部に制御ゲート電極が形成され、前記制御ゲート電極が前記フィールド絶縁膜上を延在するワード線と一体に形成される不揮発性記憶素子を有する半導体集積回路装置の製造方法において、下記の製造工程(イ)乃至(ニ)を備えたことを特徴とする半導体集積回路装置の製造方法。(イ)前記半導体基板の非活性領域の表面上に、この半導体基板の活性領域の表面の位置に比ベて表面の位置が前記半導体基板の活性領域の表面に対して垂直方向に高いフィールド絶縁膜を形成する工程、(ロ)前記半導体基板の活性領域の表面上に、前記フィールド絶縁膜の表面の位置と同等若しくはそれに比ベて表面の位置が低く、前記活性領域に埋込まれた第1ゲート材を形成する工程、(ハ)前記第1ゲート材の上部及びフィールド絶縁膜の上部を含む半導体基板の全面上に第2ゲート材を形成する工程、(ニ)前記第2ゲート材に活性領域においてゲート長を規定し、非活性領域においてワード線幅を規定するパターンニング、前記第1ゲート材に活性領域においてゲート長を規定するパターンニングの夫々を順次行い、前記第2ゲート材で制御ゲート電極及びワード線を形成すると共に、第1ゲート材で電荷蓄積ゲート電極を形成する工程。

IPC (3)：

H01L 29/788 , H01L 29/792 , H01L 27/115

FI (2)：

H01L 29/78 371 , H01L 27/10 434

Patent cited by the Patent：

Cited by examiner (2)

特開平1-225364
EPROM及びその製造方法
Gazette classification：公開公報 Application number：特願平3-212317 Applicant：沖電気工業株式会社

Return to Previous Page