CMOS素子の製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：瀬谷徹 (外1名)
Gazette classification：公開公報
Application number (International application number)：1999184277
Publication number (International publication number)：2000036567
Application date： Jun. 29, 1999
Publication date： Feb. 02, 2000
Summary：

【要約】【目的】本発明は、PMOS素子での正孔の移動度を向上させることができるCMOS素子の製造方法を提供する。【構成】本発明は、ベース基板、埋め込み酸化膜、及び半導体層の積層構造からなるSOIウェーハを提供する段階;前記SOIウェーハの半導体層に、PMOS及びNMOSの形成領域を限定するフィールド酸化膜を形成する段階;及び前記フィールド酸化膜により限定された領域にPMOSとNMOSを形成する段階を含むCMOS素子の製造方法において、前記PMOS形成領域を限定するフィールド酸化膜は、前記PMOSの形成される半導体層領域が圧縮応力を受けるように熱酸化工程で形成することを特徴とする。

Claim (excerpt)：

ベース基板、埋め込み酸化膜、及び半導体層の積層構造からなるSOIウェーハを提供する段階;前記SOIウェーハの半導体層に、PMOS及びNMOSの形成領域を限定するフィールド酸化膜を形成する段階;及び前記フィールド酸化膜により限定された領域にPMOSとNMOSを形成する段階を含むCMOS素子の製造方法において、前記PMOSの形成領域を限定するフィールド酸化膜は、前記PMOSの形成される半導体層領域が圧縮応力を受けるように熱酸化工程で形成することを特徴とするCMOS素子の製造方法。

IPC (3)：

H01L 27/08 331 , H01L 27/04 , H01L 21/822

FI (2)：

H01L 27/08 331 A , H01L 27/04 D

Patent cited by the Patent：

Cited by examiner (3)

半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願平8-291309 Applicant：株式会社東芝
半導体装置の製造方法
Gazette classification：公開公報 Application number：特願平6-218530 Applicant：富士通株式会社
絶縁体上の半導体のキャリア移動度を強化する構造
Gazette classification：公開公報 Application number：特願平9-204056 Applicant：インターナショナル・ビジネス・マシーンズ・コーポレイション

Return to Previous Page