Pat

J-GLOBAL ID：200903056467540743

半導体装置およびその製造方法

Inventor： 宇佐美 光雄 ,  徳田 正秀
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 薄田 利幸
Gazette classification：公開公報
Application number (International application number)：1994257992
Publication number (International publication number)：1996125120
Application date： Oct. 24, 1994
Publication date： May. 17, 1996
Summary：

【要約】【目的】集積密度が極度に高く、信頼性の高い3次元LSIおよびその製造方法を提供する。【構成】上下に配置された第1および第2のLSIを、平面状の表面接続面端子(1)と裏面接続面端子(11)を介して互いに接続する。表面および裏面接続面端子(1、11)の接続面を平坦化するために、シリコン・オン・インシュレータ構造のウエハが使用される。【効果】表面から突出したバンプが不要になるため、接続部の応力集中と熱抵抗が低減され、接続部の信頼性が極めて高い3次元LSIが得られる。

Claim (excerpt)：

互いに積層して形成された複数の集積回路を具備し、第1の上記集積回路の上面上に形成された平面状の表面接続面端子と、上記第1の集積回路上に配置された第2の上記集積回路の裏面上に形成された平面状の裏面接続面端子は、互いに対向して接続され、上記第1の集積回路と上記第2の集積回路は、上記表面接続面端子と上記裏面接続面端子を介して互いに電気的に接続されていることを特徴とする半導体装置。

IPC (2)：

H01L 27/00 301 ,  H01L 21/3205

Patent cited by the Patent：

Cited by examiner (1)

• 積層型半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平4-164593   Applicant：三菱電機株式会社