Pat
J-GLOBAL ID：200903056748978519

半導体装置及びその製造方法

Inventor：
及川 洋一

About 及川 洋一


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 煤孫 耕郎
Gazette classification：公開公報
Application number (International application number)：1994047839
Publication number (International publication number)：1995235666
Application date： Feb. 22, 1994
Publication date： Sep. 05, 1995
Summary：
【要約】【目的】 ゲート・ソース間の容量を低減して高周波特性を向上し、かつT字型ゲート電極の力学的強度を向上した化合物半導体装置であり、この半導体装置をリセスとゲート電極をセルフアラインでかつ、ゲート長を制御よく形成する。【構成】 GaAs基板上にSiO2(5)からなる開口部を形成した後、SiO2(5)をマスクとしてリセスを形成する。ポリイミドを塗布した後、全面をエッチバックして、SiO2及びSiO2下のポリイミド(7)のみを残す。このSiO2及びポリイミドからなる開口部にWSi膜(8)TiN・Pt・Au膜(9)のゲート電極を形成し、SiO2(5)を全て除去し、ソース電極(11)ドレイン電極(12)を形成して半導体装置を製造する。
Claim (excerpt)：
半導体基板上に、ソース、ドレイン、及びゲートの各電極を設けた化合物半導体装置において、リセス構造を有し、前記ゲート電極部以外の前記リセス内にポリイミドまたは酸化膜を有し、前記ポリイミドまたは前記酸化膜は前記ゲート電極の頭部に接触しないことを特徴とする半導体装置。
IPC (5)：
H01L 29/778 ,  H01L 21/338 ,  H01L 29/812 ,  H01L 21/28 301 ,  H01L 29/78
FI (4)：
H01L 29/80 H ,  H01L 29/78 301 B ,  H01L 29/78 301 X ,  H01L 29/80 F
Patent cited by the Patent：
Cited by examiner (5)
  • 特開平4-186640
  • 特開昭63-287071
  • 特開昭63-287072
Show all

Return to Previous Page

TOP

BOTTOM