Pat
J-GLOBAL ID：200903057645053602

MIS型トランジスタおよびその製造方法

Inventor：
堤 聡明

About 堤 聡明


Applicant, Patent owner：
三菱電機株式会社

About 三菱電機株式会社


Agent (1)： 深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1994043571
Publication number (International publication number)：1995254700
Application date： Mar. 15, 1994
Publication date： Oct. 03, 1995
Summary：
【要約】【目的】 高集積化かつ高性能化が可能なMIS型トランジスタを提供する。【構成】 p型半導体基板1の主表面にはn型不純物拡散層3が形成される。p型半導体基板1の主表面上には第1および第2の層間絶縁層4,6とゲート電極5とが形成される。この第1および第2の層間絶縁層4,6とゲート電極5とを部分的に貫通するように第1の開口部7が設けられる。第1の開口部7内にはn型シリコンエピタキシャル層9とp型シリコンエピタキシャル層10とn型シリコンエピタキシャル層11との積層構造が形成される。少なくともp型シリコンエピタキシャル層10の内部には埋込絶縁層14が形成される。
Claim (excerpt)：
第1導電型の第1半導体層と、前記第1半導体層上面上に形成された第2導電型の第2半導体層と、前記第2半導体層上面上に形成された第1導電型の第3半導体層と、前記第2半導体層の側面と対向する位置に絶縁層を介在して形成されたゲート電極と、少なくとも前記第2半導体層に囲まれた絶縁層と、を備えたMIS型トランジスタ。
IPC (3)：
H01L 29/78 ,  H01L 21/8242 ,  H01L 27/108
FI (2)：
H01L 29/78 301 X ,  H01L 27/10 325 H
Patent cited by the Patent：
Cited by examiner (14)
  • 特開平3-274762
  • 特開平2-100358
  • 特開平2-026066
Show all

Return to Previous Page

TOP

BOTTOM