Pat
J-GLOBAL ID:200903058058382241

半導体装置およびその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 宮井 暎夫
Gazette classification:公開公報
Application number (International application number):1996051368
Publication number (International publication number):1997246464
Application date: Mar. 08, 1996
Publication date: Sep. 19, 1997
Summary:
【要約】【課題】 LSI チップどうしの接合部や、LSI チップ表面に作用する応力を低減し、信頼性の高い半導体装置を得ることができる。【解決手段】 ダイボンディングした第1のLSI チップ1と、この第1のLSI チップ1にフェイスダウンボンディングした第2のLSI チップ5と、第1のLSI チップ1と第2のLSI チップ5間に第2のLSI チップ5の側面5aをも覆って充填した絶縁性樹脂2と、第1のLSI チップ1と第2のLSI チップ5を封止した封止樹脂10とを備えたものである。
Claim (excerpt):
ダイボンディングした第1のLSI チップと、この第1のLSI チップにフェイスダウンボンディングした第2のLSI チップと、前記第1のLSI チップと前記第2のLSI チップ間に前記第2のLSI チップの側面をも覆って充填した絶縁性樹脂と、前記第1のLSI チップと前記第2のLSI チップを封止した封止樹脂とを備えた半導体装置。
IPC (3):
H01L 25/065 ,  H01L 25/07 ,  H01L 25/18
Patent cited by the Patent:
Cited by examiner (8)
Show all

Return to Previous Page