Pat

J-GLOBAL ID：200903058166003923

実装方法

Inventor： 中筋 威 ,  田中 健一郎 ,  鎌倉 將有 ,  吉田 和司 ,  桐原 昌男 ,  城石 久徳 ,  田浦 巧
Applicant, Patent owner： 松下電工株式会社
Agent (2)： 西川 惠清 ,  森 厚夫
Gazette classification：公開公報
Application number (International application number)：2007114686
Publication number (International publication number)：2008270672
Application date： Apr. 24, 2007
Publication date： Nov. 06, 2008
Summary：

【課題】実装タクトタイムを短縮でき、且つ、チップの特性劣化を防止できる実装方法を提供する。【解決手段】実装基板20における各チップ10それぞれの搭載位置にチップ接続用電極21を形成するチップ接続用電極形成工程および実装基板20への搭載前の複数個のチップ10を載置するチップ支持用基板30において上記搭載位置に対応する各位置にチップ10を当該チップ10の実装用電極11を上面側として載置するチップ載置工程を含む接合準備工程を行い、その後、チップ支持用基板30と実装基板20とを対向配置してから各チップ10の実装用電極11および実装基板20の各チップ接続用電極21それぞれの表面を一括して活性化し、次に、実装用電極11とチップ接続用電極21との全部を常温下で接合し、続いて、チップ支持用基板30を各チップ10から引き離す。【選択図】図1

Claim (excerpt)：

複数個のチップを1枚の実装基板に実装する実装方法であって、実装基板における各チップそれぞれの搭載位置にチップ接続用電極を形成するチップ接続用電極形成工程および実装基板への搭載前の複数個のチップを載置するチップ支持用基板において前記搭載位置に対応する各位置にチップを当該チップの実装用電極を上面側として載置するチップ載置工程を含む接合準備工程と、接合準備工程の後にチップ支持用基板と実装基板とを対応する実装用電極とチップ接続用電極とが離間して向かい合うように対向配置してから各チップの実装用電極および実装基板の各チップ接続用電極それぞれの表面を一括して活性化させる活性化工程と、活性化工程の後にチップ支持用基板と実装基板とを近づけて対応する実装用電極とチップ接続用電極とを常温下で接合する接合工程と、接合工程の後にチップ支持用基板を各チップから引き離す引離工程とを備えることを特徴とする実装方法。

IPC (1)：

H01L 21/60

FI (1)：

H01L21/60 311Q

F-Term (4)：

5F044KK02 ,  5F044KK16 ,  5F044KK21 ,  5F044LL00

Patent cited by the Patent：

Cited by applicant (1)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平4-298515   Applicant：シャープ株式会社

Cited by examiner (2)

• 半導体発光装置、照明モジュール、照明装置及び半導体発光装置の製造方法
  Gazette classification：公開公報   Application number：特願2004-272249   Applicant：松下電器産業株式会社
• 接合方法および装置
  Gazette classification：公開公報   Application number：特願2002-280607   Applicant：東レエンジニアリング株式会社, 須賀唯知