Pat
J-GLOBAL ID:200903058406294785

磁気メモリセルおよびその製造方法

Inventor:
Applicant, Patent owner:
Agent (2): 三反崎 泰司 ,  藤島 洋一郎
Gazette classification:公開公報
Application number (International application number):2006243278
Publication number (International publication number):2007073971
Application date: Sep. 07, 2006
Publication date: Mar. 22, 2007
Summary:
【課題】 ショートの発生を防止可能なMTJ積層構造を有する磁気メモリセルおよびその製造方法を提供する。【解決手段】 CMPプロセスに先立つシリコン酸化物層53の形成前に、MTJ積層構造20の上に、シリコン窒化物層またはシリコン酸化窒化物層等の保護層52を別途形成する。その後、CMPプロセスにより全面を平坦化研磨してMTJ積層構造20領域以外のシリコン酸化物層53を選択的に除去した後、エッチングにより、MTJ積層構造20の真上にある保護層52を選択的に除去する。MTJショートが少なく、しかも、ビット線とフリー層との距離が制御されたMRAMセル構造を得ることができる。さらに、従来に比べて耐熱性に優れたMRAMセル構造を得ることもできる。さらに、製造工程において、CMPプロセスのマージンが大きくなるので、製造が容易となる。【選択図】 図5
Claim (excerpt):
絶縁トンネル層と、この絶縁トンネル層の上方に横たわるように設けられたキャップ層とを備え、側壁面を有する磁気トンネル接合(MTJ)構造を用意するステップと、 すべての露出面の上に、等厚性(conformal)成膜プロセスによって、上面を有する保護層を形成することにより、前記キャップ層と前記側壁面とを覆うステップと、 前記保護層の上に中間層誘電体を形成するステップと、 化学的機械研磨(CMP)プロセスによって前記保護層の上面が露出するまで平坦化することにより、研磨速度の違いに起因して前記中間層誘電体に前記保護層の表面よりも低い面が形成されるようにするステップと、 エッチングプロセスによって前記キャップ層が露出するまで前記保護層を選択的に除去するステップと を含み、約10時間にわたって約280°Cの温度に加熱されたとしても前記磁気トンネル接合構造の抵抗値が有意の影響を受けないような磁気メモリセル性能を得る ことを特徴とする磁気メモリセルの製造方法。
IPC (4):
H01L 21/824 ,  H01L 27/105 ,  H01L 43/08 ,  H01L 43/12
FI (3):
H01L27/10 447 ,  H01L43/08 Z ,  H01L43/12
F-Term (19):
4M119AA19 ,  4M119BB01 ,  4M119DD08 ,  4M119EE22 ,  4M119EE29 ,  4M119JJ04 ,  4M119JJ15 ,  5F092AA08 ,  5F092AB06 ,  5F092AC12 ,  5F092BB16 ,  5F092BB21 ,  5F092BB33 ,  5F092BB41 ,  5F092BB53 ,  5F092BB81 ,  5F092BC04 ,  5F092CA08 ,  5F092CA20
Patent cited by the Patent:
Cited by applicant (9)
  • 米国特許6806096
  • 米国特許6881351
  • 米国特許6174737
Show all
Cited by examiner (1)

Return to Previous Page