Pat
J-GLOBAL ID：200903059236898830

パケットバッファ制御方法および方式

Inventor：
岡部 恒一

About 岡部 恒一


Applicant, Patent owner：
宮城日本電気株式会社

About 宮城日本電気株式会社


Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：2000393297
Publication number (International publication number)：2002199029
Application date： Dec. 25, 2000
Publication date： Jul. 12, 2002
Summary：
【要約】【課題】バッファメモリにSDRAMを使用すると、高速な転送パケット処理を行える反面その制御が煩雑となり、結果として装置のスループットが低下した。【解決手段】転送パケットを一時的に格納するSDRAM9と、バッファメモリ9から転送パケットを読み出すコマンドを生成するパケット読み出しコマンド生成部1と、SDRAM9から転送パケットのヘッダを読み出すコマンドを生成するヘッダ読み出しコマンド生成部2と、SDRAM9をリフレッシュするコマンドを生成するリフレッシュコマンド生成部3と、パケット読み出しコマンドを一時的に格納するバッファメモリ4と、ヘッダ読み出しコマンドを一時的に格納するバッファメモリ6と、バッファメモリ4からの読み出し制御を行う優先制御回路5と、バッファメモリ6からの読み出し制御を行う優先制御回路7と、前記各コマンドを多重化してSDRAM9をアクセスする多重回路8を備える。
Claim (excerpt)：
装置内部から入力される宛先が解決された転送パケットを第1のバッファメモリに一時的に格納し、前記第1のバッファメモリから前記転送パケットを読み出すためのパケット読み出しコマンドおよび前記転送パケットのヘッダ情報を読み出すためのヘッダ情報読み出しコマンドと前記第1のバッファメモリをリフレッシュするためのリフレッシュコマンドとの各コマンド間を優先制御するとともに前記優先制御された前記各コマンドを多重化してその多重化コマンドで前記第1のバッファメモリをアクセスすることを特徴とするパケットバッファ制御方法。
IPC (4)：
H04L 13/08 ,  G06F 12/00 571 ,  G06F 12/00 597 ,  H04L 12/56 100
FI (4)：
H04L 13/08 ,  G06F 12/00 571 A ,  G06F 12/00 597 C ,  H04L 12/56 100 Z
F-Term (11)：
5B060CA10 ,  5B060CD04 ,  5K030GA03 ,  5K030HA08 ,  5K030HB16 ,  5K030KA03 ,  5K030KA06 ,  5K030LE05 ,  5K034EE11 ,  5K034HH21 ,  5K034KK13
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM