Pat
J-GLOBAL ID：200903059442243077
同期式大規模集積回路記憶装置
Inventor：
Applicant, Patent owner：
Agent (1)：
佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1992359930
Publication number (International publication number)：1994202933
Application date： Dec. 28, 1992
Publication date： Jul. 22, 1994
Summary：
【要約】【目的】 クロック速度の速いCPUとCPUより速度の遅いメモリを単一のクロックで動作させることにより、システムを複雑化させることなく、高速CPUシステムに対応できる記憶装置を実現する。【構成】 セルアレイを2つのバンクに分け、マスクのかかるCLK信号に同期したアクセス用の信号を発生するタイミングジェネレータを備え、DQバッファやレジスタを介して2つのバンクのセルアレイのカラム系をパイプライン動作させることにより2クロックで1回、コア部との間のアクセスを行わせ、リードモード時は、コア部から読み出したデータを4ビット長のシリアルレジスタに2ビットずつインターリーブして転送し、シリアルレジスタに転送したデータをシリアルに出力させ、ライトモード時は、シリアルレジスタに順にデータを取り込み、取り込まれたデータを2ビットずつインターリーブしてコア部に書き込む。
Claim (excerpt)：
複数の記憶セルを有するセルアレイ手段と、制御信号の状態に応じてマスクがかけられるクロック信号に同期した基本信号を発生するタイミング発生手段と、前記基本信号に同期して動作して第2の信号を発生し、予め定められた回数だけアクセスを行った後またはストップ信号の入力によりその第2の信号の発生を停止する、信号発生手段と、前記タイミング発生手段の出力と前記信号発生手段の出力に基づいて、前記セルアレイ手段を制御する制御手段と、を備えることを特徴とする同期式大規模集積回路記憶装置。
IPC (2)：
G06F 12/00 564
, G11C 11/407
