「チップサイズパッケージ」を有する半導体装置の製造方法

Inventor： ,
Applicant, Patent owner：
Agent (1)：杉村暁秀 (外2名)
Gazette classification：公表公報
Application number (International application number)：1999546764
Publication number (International publication number)：2001527700
Application date： Mar. 11, 1999
Publication date： Dec. 25, 2001
Summary：

【要約】半導体材料のスライスを用い、このスライスにその第1の側(3)で絶縁材料の中間層(4)を設け、この中間層上に半導体材料の頂部層を形成し、この頂部層内に半導体素子を形成し、スライスの第1の側の金属化層の形成前に頂部層を自由通路から除去し、第2の側から半導体材料を除去することにより頂部層の下側に位置する絶縁材料の層を露出させる、エンベロープで包まれた半導体装置の製造方法。

Claim (excerpt)：

エンベロープで包まれた半導体装置の製造方法であって、 -半導体素子を半導体材料のスライスの第1の側に形成するも、これら半導体素子間では、この第1の側に位置するこのスライスの面の自由通路がそのまま残るようにし、 -前記自由通路まで延在する接続電極を有する金属化層を前記スライスの前記第1の側に形成し、 -前記スライスをその第1の側で透明絶縁支持体に接着し、 -前記第1の側とは反対側の第2の側から半導体材料を除去し、 -これにより厚さが減少された前記スライスに、その第2の側で絶縁材料の層を設け、 -前記自由通路の位置で前記支持体に溝を形成し、これらの溝は前記金属化層の接続電極を交差して、前記スライスの第2の側に設けた前記絶縁材料の層内に延在させ、 -前記支持体上に導体細条を形成し、これら導体細条を、前記溝が交差した前記接続電極と接触するようにこれらの溝内に延在させ、 -前記スライスを、前記溝に沿って、前記支持体と前記第2の側で設けられた前記絶縁層とのエンベロープで包まれた別々の半導体装置に分割する当該半導体装置の製造方法において、 -半導体材料のスライスを用い、このスライスに、その第1の側で絶縁材料の中間層を設け、この中間層上に半導体材料の頂部層を形成し、 -この頂部層に半導体素子を形成し、 -前記スライスの第1の側に前記金属化層を形成する前に、前記自由通路の位置で前記中間層から前記頂部層を除去し、 -前記第2の側から半導体材料を除去することにより、前記頂部層の下に位置する絶縁材料の前記層を露出させることを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/56 , H01L 23/29 , H01L 23/31

FI (2)：

H01L 21/56 R , H01L 23/30 B

Patent cited by the Patent：

Cited by examiner (1)

集積回路素子の製造方法および製造装置
Gazette classification：公表公報 Application number：特願平7-518833 Applicant：シェルケイスエル・ティー・ディー

Return to Previous Page