Pat
J-GLOBAL ID：200903060506671769
炭化珪素半導体装置
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
恩田 博宣
Gazette classification：公開公報
Application number (International application number)：1995229487
Publication number (International publication number)：1997074193
Application date： Sep. 06, 1995
Publication date： Mar. 18, 1997
Summary：
【要約】【課題】高耐圧、低損失、低閾値電圧、低リーク電流の炭化珪素半導体装置を提供する。【解決手段】n+ 型炭化珪素半導体基板1とn- 型炭化珪素半導体層2とp型炭化珪素半導体層3とが順次積層されている。p型炭化珪素半導体層3内の表層部の所定領域にn+ 型ソース領域4が形成され、溝6がn+ 型ソース領域4とp型炭化珪素半導体層3を共に貫通してn- 型炭化珪素半導体層2に達している。溝6の側面におけるn+ 型ソース領域4とp型炭化珪素半導体層3とn- 型炭化珪素半導体層2の表面には、n型炭化珪素半導体薄膜層7が延設されている。溝6内にはゲート絶縁膜8を介してゲート電極層9が配置されている。p型炭化珪素半導体層3の表面および低抵抗p型炭化珪素領域5の表面にはソース電極層11が、n+ 型炭化珪素半導体基板1の表面にはドレイン電極層12が形成されている。
Claim (excerpt)：
第1導電型の低抵抗半導体層と第1導電型の高抵抗半導体層と第2導電型の第1の半導体層とが順に積層されることにより構成され、単結晶炭化珪素よりなる半導体基板と、前記第1の半導体層内の表層部の所定領域に形成された第1導電型の半導体領域と、前記半導体領域と前記第1の半導体層を貫通し前記高抵抗半導体層に達する溝と、前記溝の側面における前記半導体領域と前記第1の半導体層と前記高抵抗半導体層の表面に延設され、炭化珪素の薄膜よりなる第1導電型の第2の半導体層と、少なくとも前記溝内における前記第2の半導体層の表面に形成されたゲート絶縁膜と、前記溝内における前記ゲート絶縁膜の内側に形成されたゲート電極層と、前記第1の半導体層の表面および前記半導体領域の表面の一部のうちの少なくとも前記半導体領域の一部の表面に形成された第1の電極層と、前記低抵抗半導体層の表面に形成された第2の電極層とを備えたことを特徴とする炭化珪素半導体装置。
FI (4)：
H01L 29/78 652 E
, H01L 29/78 652 T
, H01L 29/78 653 B
, H01L 29/78 653 C
