Pat

J-GLOBAL ID：200903060558721055

拡散障壁を有するゲート誘電体を備えた半導体デバイスおよびその形成方法

Inventor： エヴゲーニー・ゴウセフ ,  チェン・カイ ,  アシット・クマル・ラーイ
Applicant, Patent owner： インターナショナル・ビジネス・マシーンズ・コーポレーション
Agent (1)： 坂口 博 (外2名)
Gazette classification：公開公報
Application number (International application number)：2001047192
Publication number (International publication number)：2001274393
Application date： Feb. 22, 2001
Publication date： Oct. 05, 2001
Summary：

【要約】【課題】 熱に安定で、ドーパント障壁として働くゲート誘電体構造を有するCMOSデバイスを形成する方法を提供する。【解決手段】 この方法は、シリコン基板の一領域に誘電体層を形成すること、前記誘電体層に窒素原子を注入すること、前記誘電体層の上に多結晶シリコンの導電層を形成すること、誘電体層をアニールして、窒素原子を叩き込み、誘電体層とシリコン基板、および誘電体層と多結晶シリコン層の間に窒化ケイ素層界面を有する誘電体層のゲート誘電体を形成すること、前記多結晶シリコン層内にゲート構造を形成し、前記シリコン基板内にソース/ドレイン領域を形成し、前記ソース/ドレイン領域が前記ゲート構造と位置合せされるようにすることを含む。

Claim (excerpt)：

半導体デバイスを形成する方法であって、シリコン基板の一領域に誘電体層を形成するステップと、前記誘電体層中に窒素原子を注入するステップと、前記誘電体層の上に多結晶シリコンの導電層を形成するステップと、前記誘電体層をアニールして、前記窒素原子を駆り、前記誘電体層と前記シリコン基板および前記多結晶シリコン層との界面に窒化ケイ素層を有する誘電体層のゲート誘電体を形成するステップと、前記多結晶シリコン層内にゲート構造を形成し、前記シリコン基板内にソース/ドレイン領域を形成するステップであって、前記ソース/ドレイン領域が前記ゲート構造と位置合せされるステップとを含む方法。

IPC (3)：

H01L 29/78 ,  H01L 21/8238 ,  H01L 27/092

FI (2)：

H01L 29/78 301 G ,  H01L 27/08 321 D

Patent cited by the Patent：

Cited by examiner (2)

• 高誘電率シリケート・ゲート誘電体
  Gazette classification：公開公報   Application number：特願平10-242453   Applicant：テキサスインスツルメンツインコーポレイテツド
• Si(111)上にゲ-ト誘電体用の極薄結晶質シリコン窒化物を生成する方法
  Gazette classification：公開公報   Application number：特願平11-074728   Applicant：テキサスインスツルメンツインコーポレイテツド