Pat
J-GLOBAL ID：200903061385908444

半導体記憶装置及びその製造方法

Inventor：
松井 裕一

About 松井 裕一

, 
山本 直樹

About 山本 直樹

, 
高浦 則克

About 高浦 則克


Applicant, Patent owner：
株式会社ルネサステクノロジ

About 株式会社ルネサステクノロジ


Agent (2)： 小川 勝男 ,  田中 恭助
Gazette classification：公開公報
Application number (International application number)：2005010199
Publication number (International publication number)：2006202823
Application date： Jan. 18, 2005
Publication date： Aug. 03, 2006
Summary：
【課題】 相変化メモリの配線工程に必要な400°C以上の熱処理によって、カルコゲナイド材料の結晶粒が斜め方向に成長して記憶層にボイドが発生するという課題があった。ボイドは、密着性の低下による剥離や、プラグとの接触不良による抵抗のばらつきなどの原因となる。 【解決手段】 カルコゲナイド材料を非晶質で形成した後、後熱処理によって(111)配向かつ柱状構造の面心立方晶を形成する。その後、さらに高温の熱処理を行うことによって柱状の最密六方晶を形成する。この手段によれば、結晶粒は基板面に対して垂直方向に形成されるため、ボイドの原因となる斜方結晶粒の成長を抑制することができる。 【効果】 相変化メモリの製造工程に起因した、電気特性の不均一性や信頼性の劣化を抑えることが可能となる。【選択図】 図1
Claim (excerpt)：
半導体基板上に、結晶相と非晶質相との間で可逆的な相変化を起こすことにより情報を記憶する記憶層としてカルコゲナイド材料層を形成する成膜工程を備える半導体記憶装置の製造方法であって、前記カルコゲナイド材料層の成膜工程においては、前記カルコゲナイド材料層が非晶質となる条件下で行うことを特徴とする半導体記憶装置の製造方法。
IPC (2)：
H01L 27/105 ,  H01L 45/00
FI (2)：
H01L27/10 448 ,  H01L45/00 A
F-Term (15)：
5F083FZ10 ,  5F083GA11 ,  5F083GA21 ,  5F083JA21 ,  5F083JA36 ,  5F083JA39 ,  5F083MA02 ,  5F083MA06 ,  5F083MA19 ,  5F083NA01 ,  5F083PR03 ,  5F083PR21 ,  5F083PR22 ,  5F083PR33 ,  5F083PR40
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM