Pat

J-GLOBAL ID：200903061614253694

高密度実装方法

Inventor： 富高 忠房 ,  池田 裕明 ,  谷口 芳邦 ,  瀬沼 俊隆 ,  内田 滋 ,  高田 信司 ,  水嶋 康雅 ,  大賀 典雄
Applicant, Patent owner： ソニー株式会社
Agent (1)： 杉浦 正知
Gazette classification：公開公報
Application number (International application number)：1994120493
Publication number (International publication number)：1995307437
Application date： May. 10, 1994
Publication date： Nov. 21, 1995
Summary：

【要約】【目的】 半導体素子を高実装密度で実装する。【構成】 半導体素子11のピン配列及び半導体素子12が重ねられた時には、それぞれの半導体素子のピン配列が同一位置に配設されるようにする。

Claim (excerpt)：

複数の半導体素子を実装する高密度実装方法において、上記複数の半導体素子のそれぞれの配線は、他の半導体素子の配線と重なるように形成され、上記複数の半導体素子が重ねられると、上記複数の半導体素子のピン配列が同一位置に配設されることを特徴とする高密度実装方法。

IPC (3)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18

Patent cited by the Patent：

Cited by examiner (3)

• 特開平4-116860
  
• 特開平4-061152
  
• 半導体集積回路装置
  Gazette classification：公開公報   Application number：特願平3-086460   Applicant：株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社, 株式会社日立マイコンシステム, 日立東部セミコンダクタ株式会社