Pat
J-GLOBAL ID:200903062114680134

不揮発性半導体記憶装置

Inventor:
Applicant, Patent owner:
Agent (1): 深見 久郎 (外3名)
Gazette classification:公開公報
Application number (International application number):1995052276
Publication number (International publication number):1996250610
Application date: Mar. 13, 1995
Publication date: Sep. 27, 1996
Summary:
【要約】【目的】 本発明は、V<SB>CC</SB>が3.3V以下になったときでも、性能と信頼性を両立させることができるように改良されたフラッシュメモリを得ることを目的とする。【構成】 当該装置は、メモリセル6とV<SB>CC</SB>系トランジスタ7とV<SB>PP</SB>系トランジスタ8とを備える。メモリセル6はトンネル酸化膜2、フローティングゲート3およびコントロールゲート4を含む。V<SB>CC</SB>系トランジスタ7は、第1のゲート絶縁膜9および第2のゲート10を含む。V<SB>PP</SB>系トランジスタ8は、第2のゲート絶縁膜11および第2のゲート12を含む。トンネル酸化膜の膜厚をt(TN)とし、第1のゲート絶縁膜の膜厚をt(V<SB>CC</SB>)とし、第2のゲート絶縁膜の膜厚をt(V<SB>pp</SB>)としたとき、以下の不等式を満足する。t(V<SB>cc</SB>)<t(TN)<t(V<SB>PP</SB>)
Claim (excerpt):
トンネル酸化膜、フローティングゲートおよびコントロールゲートを含むメモリセルと、第1のゲート絶縁膜および第1のゲートを含む、第1の電圧V<SB>CC</SB>を駆動するV<SB></SB><SB>CC</SB>系トランジスタと、第2のゲート絶縁膜および第2のゲートを含む、前記第1の電圧V<SB>CC</SB>よりも絶対値の大きい第2の電圧V<SB>PP</SB>を駆動するV<SB>PP</SB>系トランジスタとを備え、前記トンネル酸化膜の膜厚をt(TN)とし、前記第1のゲート絶縁膜の膜厚をt(V<SB>CC</SB>)としたとき、以下の不等式を満足する、不揮発性半導体記憶装置。t(V<SB>CC</SB>)<t(TN)
IPC (6):
H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  G11C 16/02 ,  G11C 16/04 ,  H01L 27/115
FI (3):
H01L 29/78 371 ,  G11C 17/00 307 D ,  H01L 27/10 434
Patent cited by the Patent:
Cited by examiner (7)
Show all

Return to Previous Page