Pat
J-GLOBAL ID：200903062807776356
複数の半導体チップの製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
矢野 敏雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1998266819
Publication number (International publication number)：1999154648
Application date： Sep. 21, 1998
Publication date： Jun. 08, 1999
Summary：
【要約】【課題】 複数の半導体を正確に定義した側面積をもって、および/または結晶損傷を低減して製造することのできるようにする。【解決手段】 基板ウェハ(19)にマスク層(4)を設け、マスク層(4)に複数の窓(10)を設け、該窓では基板ウェハ(19)の主面(9)が露出しており、半導体層列(18)を、窓(10)に露出した基板ウェハ(19)の主面(9)に析出し、これにより窓(10)に同種の機能的半導体構造体(2)を形成し、このようにして作製したウェハ(24)を、半導体構造体(2)の間で分離することにより半導体チップ(1)に個別化する。
Claim (excerpt)：
複数の半導体チップ(1)の製造方法であって、基板ウェハ(19)の主面(9)に半導体層列(18)を析出する製造方法において、基板ウェハ(19)にマスク層(4)を設け、マスク層(4)に複数の窓(10)を設け、該窓では基板ウェハ(19)の主面(9)が露出しており、半導体層列(18)を、窓(10)に露出した基板ウェハ(19)の主面(9)に析出し、これにより窓(10)に同種の機能的半導体構造体(2)を形成し、このようにして作製したウェハ(24)を、半導体構造体(2)の間で分離することにより半導体チップ(1)に個別化する、ことを特徴とする、複数の半導体チップの製造方法。
IPC (2)：
FI (2)：
H01L 21/205
, H01L 33/00 C
