Pat
J-GLOBAL ID:200903063053434573

半導体装置

Inventor:
Applicant, Patent owner:
Agent (1): 前田 弘 (外7名)
Gazette classification:公開公報
Application number (International application number):2000389753
Publication number (International publication number):2002190516
Application date: Dec. 22, 2000
Publication date: Jul. 05, 2002
Summary:
【要約】【課題】 基板にダミー拡散層が形成された半導体装置について、そのノイズ耐性を向上させる。【解決手段】 アナログブロック50とデジタルブロック51との間に、STI工程のCMPにおけるディッシング対策のために、ダミー拡散層11を形成する。ダミー拡散層11の表面はダミーゲート電極13によって覆われており、シリサイド化が防止されている。また、ダミーゲート電極13の形成は、通常のトランジスタのゲート電極の形成と併せて実行可能なので、新規の製造工程を追加する必要はない。
Claim (excerpt):
基板と、前記基板上に形成された,トランジスタのソース・ドレイン電極用拡散層と、前記基板上に形成されたダミー拡散層とを備え、前記ソース・ドレイン電極用拡散層は、その表面がシリサイド化されており、前記ダミー拡散層は、その表面の少なくとも一部が、前記トランジスタのゲート電極と同一構造からなるダミーゲート電極によって覆われていることを特徴とする半導体装置。
IPC (4):
H01L 21/76 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 27/08 331
FI (4):
H01L 27/08 331 A ,  H01L 21/76 S ,  H01L 21/76 L ,  H01L 27/08 321 A
F-Term (19):
5F032AA34 ,  5F032AC04 ,  5F032BA01 ,  5F032BA08 ,  5F032BB01 ,  5F032CA03 ,  5F032CA07 ,  5F032CA17 ,  5F032DA33 ,  5F032DA43 ,  5F032DA74 ,  5F032DA78 ,  5F048AA04 ,  5F048AC03 ,  5F048AC10 ,  5F048BE03 ,  5F048BF06 ,  5F048BG13 ,  5F048BH03
Patent cited by the Patent:
Cited by applicant (2) Cited by examiner (2)

Return to Previous Page