Pat

J-GLOBAL ID：200903063228802759

半導体メモリ素子

Inventor： 伊藤 康幸 ,  大西 茂夫 ,  工藤 淳 ,  崎山 恵三
Applicant, Patent owner： シャープ株式会社
Agent (1)： 梅田 勝
Gazette classification：公開公報
Application number (International application number)：1994232654
Publication number (International publication number)：1996097382
Application date： Sep. 28, 1994
Publication date： Apr. 12, 1996
Summary：

【要約】【構成】 シリコン基板1に形成されたソース/ドレイン領域4とキャパシタの白金下部電極8とを電気的に接続するポリシリコンプラグ6と該白金下部電極8との間に拡散バリア層として、タンタルシリコン窒化膜7が設けられている。【効果】 拡散バリア層の厚さを1000Å以下にしても、酸素、鉛、白金等に対して顕著な拡散バリア特性を有する。

Claim (excerpt)：

下部電極が白金からなるキャパシタと、該下部電極と導電性プラグにより接続されたトランジスタとを備えた半導体メモリ素子において、上記下部電極と上記導電性プラグとの間に導電性で且つアモルファス構造の拡散バリア層を設けたことを特徴とする半導体メモリ素子。

IPC (8)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/10 451 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (3)：

H01L 27/10 651 ,  H01L 27/04 C ,  H01L 29/78 371

Patent cited by the Patent：

Cited by examiner (1)

• マイクロ電子構造体とその製造法
  Gazette classification：公開公報   Application number：特願平7-196766   Applicant：テキサスインスツルメンツインコーポレイテツド