半導体装置の製造方法

Inventor： ,
Applicant, Patent owner：
Agent (1)：滝本智之 (外1名)
Gazette classification：公開公報
Application number (International application number)：1996132967
Publication number (International publication number)：1997321285
Application date： May. 28, 1996
Publication date： Dec. 12, 1997
Summary：

【要約】【課題】高性能・高信頼性MOS型半導体装置の製造方法を提供する。【解決手段】素子分離領域2を形成したシリコン基板1上にCVD酸化膜3を堆積し、その後シリコン窒化膜4を堆積する。次にエッチングにより、シリコン窒化膜を除去し開口部5をパターン形成する。CVD酸化膜をエッチングにより除去し、シリコン基板表面を露出させる。開口部よりしきい値電圧を設定するためチャネルドープする。熱酸化処理によりゲート酸化膜7を開口部5に露出したシリコン基板表面に形成する。次にドープトポリシリコン8を堆積し、シリコン窒化膜が露出するまでドープトポリシリコンをエッチングにより除去する。さらにシリコン窒化膜をエッチングにより除去する。その後、ゲート電極をマスクとして、CVD酸化膜の上から不純物注入し、第2不純物拡散層10を形成する。引き続き、エッチバック法によりサイドウォール11aを形成する。最後にゲート電極及びサイドウォールをマスクとしてソース・ドレイン拡散層12を形成する。

Claim (excerpt)：

MOS構造を有する半導体装置の製造方法において、素子分離領域を形成したシリコン基板上に第1絶縁膜を堆積する工程と、前記第1絶縁膜と選択性のある第2絶縁膜を前記第1絶縁膜に堆積する工程と、前記第2絶縁膜に開口部を形成して前記第1絶縁膜を露出させる工程と、前記開口部に露出した前記第1絶縁膜を除去して前記シリコン基板を露出し前記第1絶縁膜及び第2絶縁膜にわたる開口部を形成する工程と、しきい値電圧を設定するためにチャネルドープする工程と、前記開口部に露出した前記シリコン基板の表面を熱酸化しゲート酸化膜を形成する工程と、前記ゲート酸化膜上に導電体の堆積層を形成して前記開口部を埋めゲート電極を形成する工程と、前記第2絶縁膜を除去する工程と、前記第1絶縁膜を除去する工程と、前記ゲート電極をマスクとして第1不純物を注入して第1不純物拡散層を形成する工程と、前記ゲート電極の側面にゲート側壁を形成する工程と、前記ゲート電極及びゲート側壁をマスクとして前記第1不純物と同導電型の第3不純物を注入し前記第1不純物拡散層より高濃度であるソース・ドレイン拡散層を形成する工程をへて、半導体装置を作製することを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 29/78 , H01L 21/336

FI (3)：

H01L 29/78 301 P , H01L 29/78 301 H , H01L 29/78 301 G

Patent cited by the Patent：

Cited by examiner (4)

半導体装置の製造方法
Gazette classification：公開公報 Application number：特願平5-331971 Applicant：株式会社東芝
半導体装置およびその製造方法
Gazette classification：公開公報 Application number：特願平3-232916 Applicant：株式会社東芝
特開昭62-224938

Show all

Return to Previous Page