Pat

J-GLOBAL ID：200903064190912713

半導体装置の製造方法

Inventor： 中島 隆 ,  三浦 英生 ,  北野 誠
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1997128263
Publication number (International publication number)：1998321559
Application date： May. 19, 1997
Publication date： Dec. 04, 1998
Summary：

【要約】【課題】成膜室内に治具が設置される成膜装置おいて、成膜中における異物の発生が少ない半導体装置の製造方法を提供することである。【解決手段】成膜装置成膜室内に設置する防着治具の表面に対して、ブラストなどの粗面化処理と陽極酸化を順次行ってサブミクロンオーダーの細かな凹凸を形成したことにより、防着治具へ付着する成膜生成物の密着力を向上させた状態で半導体基板へ成膜することを特徴とする。

Claim (excerpt)：

スパッタ装置内に半導体基板を搬送し、導電性薄膜から成る配線あるいは容量をスパッタ法にて形成する半導体装置の製造方法において、該スパッタ装置の成膜室内壁表面あるいは内壁表面を覆い隠す防着治具表面が最大高さ10〜500ミクロンの凹凸を有し、さらに該各凹凸表面に10ナノメートル〜5ミクロンの凹凸が形成されていることを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/285 ,  C23C 14/00 ,  H01L 21/203

FI (3)：

H01L 21/285 S ,  C23C 14/00 B ,  H01L 21/203 S