Pat
J-GLOBAL ID:200903064609533920

半導体集積回路装置

Inventor:
Applicant, Patent owner:
Agent (1): 長尾 常明
Gazette classification:公開公報
Application number (International application number):1994102212
Publication number (International publication number):1995288283
Application date: Apr. 15, 1994
Publication date: Oct. 31, 1995
Summary:
【要約】【目的】 同一階層内のクロックスキューの低減化、階層数の低減化、ダミー容量の排除、クロックドライバサイズの減少化等を達成する。【構成】 内部コア領域を、複数のFO圧縮領域22に分割する。このFO圧縮領域22に、辺クロック配線24、中心軸クロック配線25、チャンネルクロック配線26を設け、セル列21のF/F9にチャンネルクロック配線26からクロック引出し線23でクロックを供給する。このFO圧縮領域22の中心部にクロックドライバを配置しその出力端子を中心軸クロック配線25に接続する。
Claim (excerpt):
一部又は全面にスタンダードセル又はベーシックセルを列状に配置したセル列構造を有する同期式の半導体集積回路装置において、内部コア領域が複数のFO圧縮領域に分割され、該FO圧縮領域が、上記セル列に対して垂直に配置された辺クロック配線と、上記セル列に対して垂直で且つ上記FO圧縮領域の中心軸上又はその近傍に配置された中心軸クロック配線と、上記セル列間の配線チャンネルに配置されて端点が上記辺クロック配線に接続され、上記中心軸クロック配線との交点が上記中心軸クロック配線に接続されたチャンネルクロック配線と、出力端子が上記中心軸クロック配線の上記FO圧縮領域の中心点近傍に接続されたクロックドライバとを有し、上記FO圧縮領域内における上記セル列の全てのラッチセルのクロック入力端子が、クロック引出し線を介して上記チャンネルクロック配線に接続されていることを特徴とする半導体集積回路装置。
IPC (3):
H01L 21/82 ,  H01L 27/04 ,  H01L 21/822
FI (4):
H01L 21/82 B ,  H01L 21/82 W ,  H01L 27/04 D ,  H01L 27/04 A
Patent cited by the Patent:
Cited by examiner (3)

Return to Previous Page