Pat
J-GLOBAL ID：200903064663162458
薄膜トランジスタのための多段階CVD法
Inventor：
,
,
,
,
,
,
Applicant, Patent owner：
Agent (1)：
長谷川 芳樹 (外3名)
Gazette classification：公開公報
Application number (International application number)：1995020275
Publication number (International publication number)：1996111531
Application date： Feb. 08, 1995
Publication date： Apr. 30, 1996
Summary：
【要約】 (修正有)【目的】 薄膜トランジスタ基板上へ窒化珪素層及びアモルファスシリコン層を充分な堆積速度で堆積する方法を提供する。【構成】 アモルファスシリコンの界面近くの材料の層は、低い堆積速度で堆積される。この界面から離れた材料の層は、高い堆積速度で堆積される。この方法は、高い堆積速度で堆積された平均的な品質のg-SiNx 膜の頂面の上に低い堆積速度で高品質のg-SiNx 膜を堆積し、次いで、アモルファスシリコン層を堆積することにより実施できる。また、このプロセスでは、まず低い堆積速度で高品質のa-Si層をg-SiNx 層の上に堆積して界面を形成し、次に、高い堆積速度で平均的な品質のa-Si層を堆積してa-Si層を完成させる。
Claim (excerpt)：
アモルファスシリコンの層と窒化珪素の層との間の界面を少なくとも1つ形成するように、基板上に少なくとも2つの電子材料の層を堆積する方法であって、第1の堆積速度で行われ前記2つの層の少なくとも1つを堆積して第1の界面を形成する第1の堆積プロセスと、その後、前記第1の堆積速度とは異なる第2の堆積速度で行われ続いて堆積される材料との第2の界面を形成する第2の堆積プロセスとの2つの段階の堆積プロセスによって、前記2つの層の少なくとも1つの層を堆積するステップを備える堆積方法。
IPC (4)：
H01L 29/786
, H01L 21/336
, H01L 21/205
, H01L 21/318
Cited by examiner (6)
Show all
Return to Previous Page
