Pat
J-GLOBAL ID:200903064789478248

容量素子の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 滝本 智之 (外1名)
Gazette classification:公開公報
Application number (International application number):1995178524
Publication number (International publication number):1997036309
Application date: Jul. 14, 1995
Publication date: Feb. 07, 1997
Summary:
【要約】【目的】 高誘電体または強誘電体を容量絶縁膜とする容量素子の製造方法において、絶縁膜の表面の凹凸に起因した電気特性のばらつきや金属配線の断線という課題を解決し、信頼性に優れた容量素子を歩留まりよく得る。【構成】 支持基板1上に、容量素子用のPt膜よりなる第1の電極2を形成し、第1の絶縁膜としてSrBi2Ta2O9の薄膜5を塗布後酸素雰囲気中において800°Cで焼結して結晶化し、そのSrBi2Ta2O9の薄膜5の上面に第2の絶縁膜としてTa2O5薄膜6を熱処理して形成し、そのTa2O5薄膜6の表面にPt膜よりなる第2の電極4を形成する。
Claim (excerpt):
支持基板の一表面上に金属膜あるいは導電性酸化物膜よりなる第1の電極を形成する工程と、前記第1の電極上に主成分が強誘電体または高誘電率を有する誘電体からなる第1の絶縁膜を焼結して形成する工程と、その第1の絶縁膜上に第2の絶縁膜を熱処理して形成する工程と、その第2の絶縁膜上に金属膜あるいは導電性酸化物膜よりなる第2の電極を形成する工程とを備える容量素子の製造方法。
IPC (5):
H01L 27/04 ,  H01L 21/822 ,  H01L 27/10 451 ,  H01L 27/108 ,  H01L 21/8242
FI (3):
H01L 27/04 C ,  H01L 27/10 451 ,  H01L 27/10 651
Patent cited by the Patent:
Cited by examiner (2)

Return to Previous Page