Pat
J-GLOBAL ID：200903065069726488

ダイナミック型半導体記憶装置

Inventor：
秋田 浩伸

About 秋田 浩伸


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 外川 英明
Gazette classification：公開公報
Application number (International application number)：1998046439
Publication number (International publication number)：1999251545
Application date： Feb. 27, 1998
Publication date： Sep. 17, 1999
Summary：
【要約】【課題】 プレート電極の電位変動を抑制し、読み出し動作マージンを確保して高速アクセスを可能とするDRAMを提供する。【解決手段】 シリコン基板11に、MOSトランジスタQM とキャパシタCからなるメモリセル2、MOSトランジスタQM のゲート電極14からなるワード線及びビット線16が形成されてメモリセルアレイが構成される。キャパシタCは層間絶縁膜17上に形成された記憶ノード18とこの上にキャパシタ絶縁膜19を介して形成された共通電極としてプレート電極20により構成される。プレート電極20は、ビット線プリチャージ回路3の電源端子層であるMOSトランジスタQ2の拡散層22に対して、コンタクト孔24を介してダイレクトコンタクトさせて、プリチャージ電源として用いられる。
Claim (excerpt)：
複数本のビット線と、このビット線と交差して配設された複数本のワード線と、前記ビット線とワード線の交差部に配置されて、キャパシタの一端が共通電位端子に接続された1トランジスタ/1キャパシタ構成のダイナミック型メモリセルと、前記ビット線に接続されてビット線を予備充電するための、前記基準電位端子をプリチャージ電源として用いたビット線プリチャージ回路とを備えたことを特徴とするダイナミック型半導体記憶装置。
IPC (3)：
H01L 27/108 ,  H01L 21/8242 ,  G11C 11/404
FI (4)：
H01L 27/10 681 F ,  G11C 11/34 352 D ,  H01L 27/10 625 A ,  H01L 27/10 681 B
Patent cited by the Patent：
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM