Pat
J-GLOBAL ID：200903065248958065

半導体装置の製法

Inventor：
野口 隆

About 野口 隆


Applicant, Patent owner：
ソニー株式会社

About ソニー株式会社


Agent (1)： 松隈 秀盛
Gazette classification：公開公報
Application number (International application number)：1994097689
Publication number (International publication number)：1995307471
Application date： May. 11, 1994
Publication date： Nov. 21, 1995
Summary：
【要約】【目的】 ボトムゲート構造のMISトランジスタを、そのソースおよびドレイン領域をゲート部に対してセルフアラインによって形成することができるようにする。【構成】 光透過性基板1の一主面1a上に金属層または多結晶半導体層によるゲート電極2を形成する工程と、このゲート電極2上にゲート絶縁膜3を形成する工程と、このゲート絶縁膜3を介してゲート電極2上とこのゲート電極2上部分を挟んでその両側のソース領域およびドレイン領域の形成部を含んで多結晶半導体層を形成する工程とを採り、その後不純物を含む雰囲気中で光透過性基板1の他の一主面1b側から光照射してゲート電極2が存在する部分以外を選択的に高温加熱して、上記雰囲気中の上記不純物を多結晶半導体層4にドープしてゲート電極2を挟んでその両側に上記不純物がドープされたソース領域5およびドレイン領域6を形成する工程を採って目的とするMISトランジスタMIS-FETを有する半導体装置を作製する。
Claim (excerpt)：
光透過性基板の一主面上に金属層または多結晶半導体層によるゲート電極を形成する工程と、該ゲート電極上にゲート絶縁膜を形成する工程と、該ゲート絶縁膜を介して上記ゲート電極上と該ゲート電極上部分を挟んでその両側のソースおよびドレイン領域の形成部を含んで多結晶半導体層を形成する工程と、不純物を含む雰囲気中で上記光透過性基板の他の一主面側から光照射して上記ゲート電極が存在する部分以外を選択的に高温加熱して、上記雰囲気中の上記不純物を上記多結晶半導体層にドープして上記ゲート電極を挟んでその両側に上記不純物がドープされたソースおよびドレイン領域を形成する工程とを有することを特徴とする半導体装置の製法。
IPC (3)：
H01L 29/786 ,  H01L 21/336 ,  H01L 21/22
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM